ch2 第二章 门电路.pptVIP

第二章 门电路 本章要求 试写出下列TTL门电路输出信号的逻辑值。 Y2=0 8K Y2 +5V =1 8K 8K +5V Y1 ≥ 1 UIH =1 UIH UIH UIL 5K Y3 =1 8K A B C ≥1 Y4 B A C EN EN 试写出下列TTL门电路输出信号的逻辑表达式。 +VDD +10V B1 G1 D1 S1 uA uY TN TP B2 D2 S2 G2 VSS + - uGSN + - uGSP 2. 4 CMOS 集成门电路 2.4.1 CMOS 反相器 一、电路组成及工作原理 A Y 1 0V +10V uA uGSN uGSP TN TP uY 0 V UTN UTP 截止 导通 10 V 10 V UTN UTP 导通 截止 0 V UTN = 2 V UTP = - 2 V +10V RONP uY +VDD 10V S TN TP +10V RONN uY +VDD 0V S TN TP 输入端保护电路: C1、C2 — 栅极等效输入电容 (1) 0 uA VDD + uDF (2) uA VDD + uDF D 导通电压： uDF = 0.5 ~ 0.7 V (3) uA - uDF 保护网络 +VDD uY uA TP D1 C1 C2 RS TN D2 D3 VSS D1、D2、D3 截止 D2、D3 导通 uG = VDD + uDF D1 导通 uG = - uDF 三、静态特性 1.电压传输特性： iD +VDD B2 G2 D2 S2 + uI - uO TN TP B1 D1 S1 G1 A B C D E F UTN VDD UTH UTP 0 uO /V uI /V UTH阈值电压(转折电压)若TNTP 完全对称，则UTH = 0.5 VDD AB 段： uI UTN TN 截止、TP 导通 uO = VDD 、 iD ? 0。 BC 段： uI UTN TN 导通(导通电阻比较大)，uO 略下降。 CD 段： uI =0.5VDD TN、TP 均导通(导通电阻均比较小) 。 DE、EF 段： 与 BC、AB 段对应，TN、TP 的状态与之相反。 A B C D E F UTN VDD UTH UTP 0 uO /V uI /V UNL UNH UNL： 输入为低电平时的噪声容限。 UNH： 输入为高电平时的噪声容限。 = 0.3VDD 噪声容限： 指为规定值时，允许波动的最大范围。 噪声容限 2.电流传输特性： A B C D E F 0 iD / mA uI / V UTH 电压传输特性 电流传输特性 AB、EF 段： TNTP总有一个截止，故iD ? 0。 A B C D E F UTN VDD UTH UTP 0 uO /V uI /V iD +VDD B2 G2 D2 S2 + uI - uO TN TP B1 D1 S1 G1 CD 段： TNTp 均导通，流过两管的漏极电流达到最大值 iD = iD(max) 。 一、半导体三极管非门 T 截止 T 导通 2.2.2 三极管非门（反相器） 饱和导通条件： +VCC +5V 1 k? Rc Rb T + - + - uI uO 4.3 k? β = 30 iB iC T 饱和 因为 所以 电压关系表 uI/V uO/V 0 5 5 0.3 真值表 0 1 1 0 A Y 符号 函数式 +VCC +5V 1 k? Rc Rb T + - + - uI uO 4.3 k? β = 30 iB iC 三极管非门: A Y 1 A Y 二、MOS 三极管非门 MOS管截止 2. MOS 管导通（在可变电阻区） 真值表 0 1 1 0 A Y +VDD +10V RD 20 k? B G D S uI uO 1. + - uGS + - uDS 故 2. 3 TTL 集成门电路 （Transistor—Transistor Logic） 一、电路组成及工作原理 +VCC(5V) R1 uI uo 4k? A D1 T1 T2 T3 T4 D R2 1.6k? R3 1k? R4 130? Y 输入级 中间级 输出级 1.电路组成 D1 -- 保护二极管，防止输入电压过低，不参加逻辑判断，为了便于分析，今后在有些电路中将省去。 2. 3. 1 TTL 反相器 推拉式(push-pull)、图腾柱(totem-pole)输出电路 设uBE=0.7V，UIH=3.6V，UIL=0V 2.工作原理 0.7V (1)uI=UIL=0V 0V T2、T4截止 输出端电位： uo= VCC – uR