第7章 存储器、复杂可编程器件和现场可编程门阵列(第五版).pptVIP

+ ? C 刷新缓冲器 输出缓冲器/ 灵敏放大器 位 线 B 输入缓冲器 刷新R 行选线X DO 读/写WE DI 存储 单元 1 1 T导通，电容器C与位线B连通 输出缓冲器/灵敏放大器被选通，C中存储的数据通过位线和缓冲器输出 每次读出后，必须及时对读出单元刷新，即此时刷新控制R也为高电平，则读出的数据又经刷新缓冲器和位线对电容器C进行刷新。 读操作 1 2、DRAM的基本结构和操作时序 DRAM的基本结构 存储阵列 输入/输出 缓冲器及灵 敏放大器 行 译 码 列 译 码 数 据 选 择 器 刷新 计数器 行地址 寄存器 刷新控制 及定时 列地址 寄存器 行地址选通 RAS 列地址选通 RAS 读/写WE 输出使能OE 地址A 容量为256×4 RAM的存储矩阵 存储单元 1024个存储单元排成 32行×32列的矩阵 每根行选择线选择一行 每根列选择线选择一个字列 Y1＝1，X2＝1，位于X2和Y1交叉处的字单元可以进行读出或写入操作，而其余任何字单元都不会被选中。 地址的选择通过地址译码器来实现。地址译码器由行译码器和列译码器组成（即双译码结构）。行、列译码器的输出即为行、列选择线，由它们共同确定欲选择的地址单元。 256×4 RAM存储矩阵中，256个字需要8位地址码A7～A0。其中高3位A7～A5用于列译码输入，低5位A4～A0用于行译码输入。A7～A0，Y1=1、X2=1，选中X2和Y1交叉的字单元。 4 3 2 1 0 00010 1 0 0 7.2.4 存储容量的扩展 将地址线、读／写线和 片选线对应地并联在一起 位扩展 1、字长（位数）的扩展——由8片1K×1实现1K×8 输入／输出（I/O）分开 使用作为字的各个位线 2、字数的扩展—用用8K×8位的芯片组成32K×8位的存储系统。 芯片数=4 系统地址线数=15 系统：A0 ~ A14 A13 ~ A14？ 芯片：A0 ~ A12 2000H 2001H 2002H ┇ 3FFFH 4000H 4001H 4002H ┇ 5FFFH 6000H 6001H 6002H ┇ 7FFFH 0000H 0001H 0002H ┇ 1FFFH A0 . . . A12 D0 . . . D7 CE RAM(Ⅰ) A0 . . . A12 D0 . . . D7 CE RAM(Ⅱ) A0 . . . A12 D0 . . . D7 CE RAM(Ⅲ) A0 . . . A12 D0 . . . D7 CE RAM(Ⅳ) 6000H 6001H 6002H ┇ 7FFFH 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 ┇ 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Y3 Ⅳ 4000H 4001H 4002H ┇ 5FFFH 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 ┇ 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 Y2 Ⅲ 2000H 2001H 2002H ┇ 3FFFH 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 ┇ 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 Y1 Ⅱ