射频收发机中分数分频频率综合器研究设计微电子学与固体电子学专业论文.docxVIP

摘要摘 摘要 摘 要 在射频收发机前端中，频率综合器是非常重要的组成部分。频率综合器的性 能决定收发机的关键指标。锁楣环频率综合器系统利用反馈控制及数字辅助使压 控振荡器快速产生高纯度和高分辨率的输出信号。以此为目标进行的环路参数和 模块电路设计优化需要综合考虑，不可分割。本文根据GSM、WCDMA等广泛 应用的协议对频率综合器性能要求，从系统参数及模块设计优化噪声性能，兼顾 环路锁定时间，具体研究工作体现在如下方面： 在介绍△∑分数分频锁相环频率综合器系统模型及分析协议对其性能要求 厉，明确模块性能及系统参数对频率综合器噪声性能及环路动态性能的影响，指 导系统参数制定以及模块电路设计。 为了满足噪声性能要求以及环路参数稳定性，设计了一种低噪声电容电感压 控振荡器，采用更为简单的方法计算恒定增益等间距电容尺寸。为了优化噪声性 能提出用于一种单蹦电感结构，并使用精简_砹冗模型用对其、是质圜素分析优化： 提出一利t差分压控电容结构优化品质凶素。该低噪声振荡器采用SMIC 0．13 tam 1P8M MMRF CMOS设计流片，工作于I．0 V，当载波频率为6．35 GHz时1 MHz 频偏处柙位噪声为一120，14 dBc／I-lz，FOM值为．192．13 dBclHz。 提出一种精度自适应A动频率校正算法，用于～种变带宽频率综合器结构在 频率校正同时进行压控振荡器增益自动校正。理论分析和仿真验证，精度向适应 自动频率校正算法应用于环路控制可以在频率校正同时校正压控振荡器增益。锁 定后，压控振荡器以及电荷泵的工作点为参考电压预先设盖，此时压控振荡器增 益变化小，电荷泵充放电电流匹配性好，环路非理恕凶素被抑制，环路参数稳定。 然后，提出～种新型时间窗相位开关预分频器，克服传统相位开关预分频器 存在输出毛刺、输出信号不确定等问题，该分频器工作稳定，比传统结构更好的 克服工艺、电压以及温度(PVT)变化的影响。 在对鉴频鉴栩器／电荷泵性能进行详窖“分析和电路设计后，设计Ot-N试～种5 GHz低噪声频率综合器，采用sMIC O，13岬MMRF 1P8M工艺流片，载波为5 GHz时在1 MHz频偏处相位噪声为．122．45 dBc／Hz，25 MHz参考杂散一69，5 dBc。 关键词： 射频收发机：频率综合器；锁车H环；△∑诫制器：臼动频率校正； 压控振荡器：片上电感；反型MOS电容；电荷泵：鉴频鉴相器；市Ⅱ位开关预分 频器 中图分类号：TN4 AbstractFrequency Abstract Frequency synthesizer(FS)is an important building block of radio frequency (RE)transceiver frontend system．Its performance determines some key parameters of the RF transceiver．In order to generate desired signal according to system requirements，the voltage-controlled oscillator in the phase—locked loop(PLL)FS is controlled by feed—back mechanism assisted by SOl／le digital arithmetic．And the design and optimization of loop parameters and build-up modules should take each other into consideration，In order to meet the requirements of protocols such as GSM and WCDMA，the FS noise performance should be optimized from loop parameters setting and module circuits design by taking locking time into consideration．The detailed achievements follows． The system architecture and linear model of△∑fractional—N PLL FS are reviewed．And the requirements of FS from RF transceiver in different applications analyzed． In order to meet the require