TMS320C6678中文技术手册.pdfVIP

C66xCorePac 第五章 C66xCorePac CC6666xxCCoorreePPaacc C66xCorePac的组成： � C66xDSP和相关C66xCorePac核； � 一级和二级存储器（L1P，L1D，L2） � 数据跟踪格式程序（datatraceformatter,DTF） � 内嵌跟踪缓冲器 （embeddedtracebuffer） � 中断控制 � Powerdowncontroller � 外部存储器控制 � 扩展存储器控制 � 专用上电/休眠控制 C66x CorePac 提供存储器保护，位宽控制及地址扩展。图5.1 所示为C66x CorePac示 意图： 5.1 存储器结构 5.1 存储器结构 55..11 存存储储器器结结构构 每个TMS320C6678器件的C66xCorePac都包含一个512KB二级存储器（L2），一 个32KB一级程序存储器（L1P）和一个32KB数据存储器（L1D），该器件还包含一个 4096KB的多核共享存储空间。在C6678上的所有存储器在存储空间上都有相应的地址。 更多资料请访问与非网德州仪器技术社区论坛 L1P和L1D缓冲器可以通过软件来设置。L1P配置寄存器（L1PCFG）的L1PMODE 字段可以配置L1P，L1D配置寄存器（L1DCFG）的L1DMODE字段可以配置L1D。 5.1.1L1P 5.1.1L1P 55..11..11LL11PP存储器 � 区域0是0Kbytes,禁止 � 区域1是32Kbytes，没有等待状态 5.1.2L1D 5.1.2L1D 55..11..22LL11DD 存储器 区域0是0Kbytes ，禁止； 区域1是32Kbytes,没有等待状态； 更多资料请访问与非网德州仪器技术社区论坛 5.1.3L2 5.1.3L2 55..11..33LL22存储器 � 存储器的总小为4096KB � 每个核有512KB � 在每个核中的本地起始地址为0 L2存储器可以配置成全SRAM，全4通道相关联存储器，或者两者的结合。L2可配置位缓 冲的存储空间的大小是通过L2配置寄存器的L2MODE字段来控制的。图5-4所示位L2配 置成SRAM/缓冲可选方式。器件复位后L2默认配置位全SRAM。 在系统中所有的主处理器核都可以全局寻址。此外，局部存储器可以由协处理器通过“别名 地址”（aliasedaddresses）直接访问，其中MSBs 都置为0。别名在C66xCorePac中处理， 并且允许通用代码在未修改核中运行。例如，地址 0是C66x CorePac 第0 核的 L2存储器的全局基地址。C66xCorePac 第0核能够访问用地址00 来访问该地址。而其它核只能用0问。然而，0以被其他核用来访 问各自的L2存储器。 对上面提到的第0核，其相应的地址为0第1核为0第2核为 0局部地址只能被用来放置共享代码和数据。任何对某一特定核的代码/数据， 或者在运行器件被某一核指定的存储空间都只能用全局寻址。 5.1.4MSMCSRAM 5.1.4MSMCSRAM 55..11..44MMSSMMCCSSRRAAMM C6678的MSMCSRAM特性如下： � 存储空间大小为4096KB � MSMCSRAM可以配置成L2和/或者L3存储空间 � 允许外部地址从2GB扩展到8GB � 添加了存储保护特性 MSMCSRAM通常被配置成全SRAM。当被配置成L2时，其中内容可以被缓存在L1P 和L1D中。当被配置成L3时，它的内容可以被缓存在L2中。对外部存储空间的扩展和存 储空间保护的更多细节，参考 MulticoreSharedMemory Controller(MSMC)for KeyStone DevicesUserGuide(literaturenumberSPRUGW7). 更多资料请访