第三章系统总体设计.docVIP

西电科大自考毕业论文 PAGE 24 PAGE 15 第三章 系统总体设计 3.1 元器件基本知识 3.1.1 单片机AT89S51 a.主要特性 ● 与MCS-51单片机产品兼容 ● 4K字节在系统可编程Flash存储器 ● 1000次擦写周期 ● 全静态工作：0Hz—33MHz ● 32个可编程I/O口线 ● 2个16位定时器/计数器 ● 6个中断源 ● 全双工UART串行通道 ● 低功耗空闲和掉电模式 ● 掉电后中断可唤醒 ● 看门狗定时器 ● 双数据指针 ● 灵活的ISP编程（字或字节模式） ● 4.05.5V电压工作范围 b.内部结构 图3-1 是单片机AT89S51的内部结构总框图。它可以划分为CPU、存储器、并行口、串行口、定时/计数器和中断逻辑几个部分。 ● CPU由运算器和控制逻辑构成。其中包括若干特殊功能寄存器（SFR） ● AT89S51时钟有两种方式产生，即内部方式和外部方式。（如图3-2所示） ● AT89S51在物理上有四个存储空间：片内/片外程序存储大路、片内/片外数据存储器。片内有256B数据存储器RAM和4KB的程序存储器ROM。除此之外，还可以在片外扩展RAM和ROM，并且和有64KB的寻址范围。 ● AT89S51内部有一个可编程的、全双工的串行接口。它串行收发存储在特殊功能寄存器SFR的串行数据缓冲器SBUF中的数据。 图3-1 AT89S51 内部结构框图 ● AT89S51共有4个（P0、P1、P2、P3口）8位并行I/O端口，共32个引脚。P0口双向I/O口，用于分时传送低8位地址和8位数据信号；P1、P2、P3口均为准双向I/O口；其中P2口还用于传送高8位地址信号；P3口每一引脚还具有特殊功能（图3-3），用于特殊信号的输入输出和控制信号。 ● AT89S51内部有两个16位可编程定时器/计数器T0、T1。最大计数值为216-1。工作方式和定时器或计数器的选择由指令来确定。 图3-2 AT89S51的时钟电路 图3-3 P3口引脚的特殊功能 ● 中断系统允许接受5个独立的中断源，即两个外部中断，两个定时器/计数器中断以及一个串行口中断。 c.外部特性（引脚功能） AT89S51芯片有40条引脚，双列直插式封装引脚图如2-4所示： ● Vcc(40)：电源+5V ● Vss(20): 接地 ● XTAL1（19）和XTAL2（18）：使用内部振荡电路时，用来接石英晶体和电容；使用外部时钟时，用来输入时钟脉冲。 ● P0口（39—32）：双向I/O口，既可作地址/数据总线口用，也可作普通I/O口用。 ● P1口（1—8）：准双向通用I/O口。 ● P2口（21—28）：准双向口，既可作地址总线口输出地址高8位，也可作普通I/O口用。 ● P3口（10—17）：多用途口，既 图3-4 AT89S51引脚图 可作普通I/O口，也可按每位定义的 第二功能操作。 ● ALE/~PROG（30）：地址锁存信号输出端。在访问片外丰储器时，若ALE为有效高电平，则P0口输出地址低8位，可以用ALE信号作外部地址锁存信号。公式（2—1）fALE=1/6fOSC ,也可作系统中其它芯片的时钟源。第二功能~PROG是对EPROM编程时的编程脉冲输入端。 ● RST/VPD（9）：复位信号输入端。AT89S51接能电源后，在时钟电路作用下，该脚上出现两个机器周期以上的高电平，使内部复位。第二功能是VPD，即备用电源输入端。当主电源Vcc发生故障，降低到低电平规定值时，VPD将为RAM提供备用电源，发保证存储在RAM中的信号不丢失。 ● ~EA/Vpp(31):内部和外部程序存储器选择线。~EA=0时访问外部ROM 0000H—FFFFH；~EA=1时，地址0000H—0FFFH空间访问内部ROM，地址1000H—FFFFH空间访问外部ROM。 ● ~PSEN（29）：片外程序存储器选通信号，低电平有效。 3.1.2 模数转换器AD0809 a.主要特性● 8路8位A／D转换器，即分辨率8位。 ● 具有转换起停控制端。 ● 转换时间为100μs● 单个＋5V电源供电 ● 模拟输入电压范围0～＋5V，不需零点和满刻度校准。 ● 工作温度范围为-40～＋85摄氏度 ● 低功耗，约15mW。 b.内部结构 　　ADC0809是CMOS单片型逐次逼近式A／D转换器，内部结构如图3-5所示，它由8路模拟开关、地址锁存与译码器、比较器、8位开关树型D／A转换器、逐次逼近寄存器、三态输出锁存器等其它一些电路组成。因此，ADC0809可处理8路模拟量输入，且有三态输出能力，既可与各种微处理器相连，也可单独工作。输入输出与TTL兼容。 图3-5 ADC0809内部结构框图 c.外