VHDL语言数字秒表参考设计.pdfVIP

北 华 航 天 工 业 学 院 《EDA技术综合设计》 课程设计报告 报告题目： 数字秒表设计 作者所在系部： 电子工程系 作者所在专业： 自动化专业 作者所在班级： 作 者 姓 名 ： 指导教师姓名： 完 成 时 间 ： 2011年12 月2 日 内 容 摘 要 应用VHDL语言设计数字系统，很多设计工作可以在计算机上完成，从而缩短了数字系统的开发时 间。我们尝试利用VHDL为开发工具设计数字秒表。 秒表的逻辑结构较简单，它主要由十进制计数器、六进制计数器、数据选择器、和显示译码器等组 成。在整个秒表中最关键的是如何获得一个精确的100HZ计时脉冲，除此之外，整个秒表还需有一个启 动信号和一个清零信号，以便秒表能随意停止及启动。 秒表有共有6个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分，所以共有6个计数 器与之相对应，6个计数器的输出全都为BCD码输出，这样便与同显示译码器连接。 关键词: VHDL，数字钟，MAX+plusII，时序仿真图。 目 录 一、实验目的……………………………………………………………………………1 二、硬件要求……………………………………………………………………………1 三、方案论证……………………………………………………………………………1 四、模块说明……………………………………………………………………………1 1.六进制计数器…………………………………………………………………………1 2.十进制计数器…………………………………………………………………………2 3.蜂鸣器…………………………………………………………………………………3 4.译码器…………………………………………………………………………………4 5.控制器…………………………………………………………………………………5 6.顶层文件………………………………………………………………………………8 五、整体连接图…………………………………………………………………………9 六、实验步骤……………………………………………………………………………10 七、实验结果……………………………………………………………………………10 八、实验总结……………………………………………………………………………10 九、参考文献……………………………………………………………………………10 课程设计任务书 课题名称 数字秒表 完成时间 12.02 指导教师 职称 学生姓名 班 级 总体设计要求和技术要点 设计要求： 秒表共有6个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分，所以共有6个计 数器与之相对应，6个计数器的输出全都为BCD码输出，这样便于和显示译码器的连接。当计时达 60分钟后，蜂鸣器鸣响10声。 除此之外，整个秒表还需有一个启动信号和一个归零信号，以便秒表能随意停止及启动。 设计要点： 秒表的逻辑结构较简单，它主要由显示译码器、分频器、十进制计数器、六进制计数器和报警器组 成。在整个秒表中最关键的是如何获得一个精确的100HZ计时脉冲。 工作内容及时间进度安排 工作内容： 在软件上编辑、编译程序，并仿真到达实验要求。 进度安排; 课下编写程序，并要求程序能通过编译仿真； 第十四周的周三在实验板上下载调试程序； 周四课设答辩