基于FPGA的信号发生器设计..docVIP

下载本文档

347
0
约1.77万字
约 31页
2018-12-30 发布于湖北
举报
版权申诉

基于FPGA的信号发生器设计..doc

1、本文档共31页，可阅读全部内容。
2、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

基于FPGA的信号发生器设计报告 PAGE2 / NUMPAGES29 2013年全国大学生电子设计竞赛基于FPGA的信号发生器设计题目：信号发生器班级： xxxxxxxxxxxx 成员： xxx 指导老师： xxx 2013年7月30日目录 TOC \o 1-3 \h \z \u HYPERLINK \l _Toc362997879 一、设计要求 PAGEREF _Toc362997879 \h 4 HYPERLINK \l _Toc362997880 1. 基本要求 PAGEREF _Toc362997880 \h 4 HYPERLINK \l _Toc362997881 二、设计方案 PAGEREF _Toc362997881 \h 5 HYPERLINK \l _Toc362997882 三、系统基本原理 PAGEREF _Toc362997882 \h 6 HYPERLINK \l _Toc362997883 3.1函数信号发生器的几种实现方式 PAGEREF _Toc362997883 \h 6 HYPERLINK \l _Toc362997884 3.1.1程序控制输出方式 PAGEREF _Toc362997884 \h 7 HYPERLINK \l _Toc362997885 3.1.2 DMA输出方式 PAGEREF _Toc362997885 \h 7 HYPERLINK \l _Toc362997886 3.1.3可变时钟计数器寻址方式 PAGEREF _Toc362997886 \h 7 HYPERLINK \l _Toc362997887 3.1.4直接数字频率合成方式 PAGEREF _Toc362997887 \h 8 HYPERLINK \l _Toc362997888 3.2频率合成器简介 PAGEREF _Toc362997888 \h 9 HYPERLINK \l _Toc362997889 3.2.1频率合成技术概述 PAGEREF _Toc362997889 \h 9 HYPERLINK \l _Toc362997890 3.2.2频率合成器主要指标 PAGEREF _Toc362997890 \h 10 HYPERLINK \l _Toc362997891 2.3 DDS原理 PAGEREF _Toc362997891 \h 11 HYPERLINK \l _Toc362997892 3.3.1相位累加器 PAGEREF _Toc362997892 \h 11 HYPERLINK \l _Toc362997893 3.3.2波形ROM PAGEREF _Toc362997893 \h 13 HYPERLINK \l _Toc362997894 3.3.3 DDS频率合成器优缺点 PAGEREF _Toc362997894 \h 13 HYPERLINK \l _Toc362997895 四、单元模块设计 PAGEREF _Toc362997895 \h 14 HYPERLINK \l _Toc362997896 4.1系统框图 PAGEREF _Toc362997896 \h 15 HYPERLINK \l _Toc362997897 4.2相位累加器与相位寄存器的设计 PAGEREF _Toc362997897 \h 15 HYPERLINK \l _Toc362997898 4.3波形ROM的设计 PAGEREF _Toc362997898 \h 16 HYPERLINK \l _Toc362997899 4.4频率控制模块的设计 PAGEREF _Toc362997899 \h 19 HYPERLINK \l _Toc362997900 4.5 D/A转换器 PAGEREF _Toc362997900 \h 20 HYPERLINK \l _Toc362997901 4.6滤波模块 PAGEREF _Toc362997901 \h 22 HYPERLINK \l _Toc362997902 五、系统源程序 PAGEREF _Toc362997902 \h 23 HYPERLINK \l _Toc362997903 5.1 Verilog HDL 源程序： PAGEREF _Toc362997903 \h 23 HYPERLINK \l _Toc362997904 5.2 STM32 源程序： PAGEREF _Toc362997904 \h 27 摘要