合肥工业大学-数字逻辑实验报告.pdfVIP

数字逻辑实验报告 姓 名: 学 号： 班 级： 指导老师： 实验时间： 实验一 基本逻辑门、数据选择器、译码器、全加器实验 一、 实验目的 1．掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。 2．熟悉TTL 中、小规模集成电路的外型、管脚和使用方法。 3．熟悉数据选择器的逻辑功能。 4．熟悉译码器的工作原理和使用方法。 5．设计应用译码器的电路，进一步加深对它的理解。 6．学习用中规模集成电路的设计方法。 二、 实验所用器件和仪表 1．二输入四与非门74LS00 1片 2．二输入四或非门74LS28 1片 3．二输入四异或门74LS86 1片 4．双4选1数据选择器74LS153 1片 5．双2-4线译码器74LS139 2片 6．万用表 7．示波器 8．实验箱 三、 实验内容 1．测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。 2．测试二输入四或非门74LS28一个或非门的输入和输出之间的逻辑关系。 3．测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。 4．掌握全加器的实现方法。用与非门74LS00和异或门74LS86设计一个全加器。 5．测试74LS153中一个4选1数据选择器的逻辑功能。 6．测试74LS139 中一个2-4译码器的逻辑功能。 7．用2-4线译码器74LS139和与非门74LS00实现逻辑函数。 四、 实验原理 1、74LS00芯片：74LS00芯片中包含4个二与非门 2、74LS28芯片：74LS00芯片中包含4个二或非门 3、74LS86芯片：74LS86含有4个异或门 A1~A4 B1~B4 输入端 Y1~Y4 输出端 4、74LS153芯片：里数据选择端 （AB）为两组共用，按二进制译码，以供两组从各自的 4 个数据 （1C0――1C3，2C0――2C3）中分别选取 1 个所需的数据。只有在两组各自的选 通端 （1G、2G）为低电平时才可选择数据。 A、B 选择输入端 1C0～1C3、2C0～2C3 数据输入端 1G、2G 选通输入端 （低电平有效） 1Y、2Y 数据输出端 5、74LS139 ：当选通端 （G1）为高电平，可将地址端 （A、B）的二进制编码在一个对应的 输出端以低电平译出。 若将选通端 （G1）作为数据输入端时，139 还可作数据分配器。 A、 B 译码地址输入端 G1、G2 选通端 （低电平有效） Y0～Y3 译码输出端 （低电平有效） 五、 实验步骤 1．测试74LS00逻辑关系接线图及测试结果 （与非门） 输 入 输 出 引脚 1 引脚2 引脚3 L L H L H H H L H H H L 图1.1 测试74LS00逻辑关系接线图 表1.1 7