低电压低功耗CMOS集成运放的研究与设计-电工理论与新技术专业论文.docxVIP

I II 摘 要 近年来，电子产品向小型化和便携式方向发展，特别在电子通讯、笔记本电 脑、微生物和医学等领域更为显著，这就迫切要求采用低电压的模拟电路来降低 功耗，以延长电子产品所用电池(锂电池等)的使用寿命。从能源角度考虑，低的 功率消耗不仅是电池驱动的便携设备的需求，更是大型系统的迫切需要。低电压、 低功耗的模拟电路设计技术正成为研究的热点。运算放大器是许多模拟及数模混 合片上系统（SoC）的一个基本电路单元，其性能的提高将使整个系统的性能得 到改善。因此，研究和生产低电压、低功耗的集成运放是很重要的课题。 本论文对国内外的模拟低电压、低功耗相关问题做了广泛的调查研究，分析 了功耗的来源和降低电源电压带来的问题，并介绍了目前提出的低电压、低功耗 技术，分析了这些技术的工作原理和优缺点；从运放组成单元的角度，对运算放 大器的输入、输出以及基准电路的各种实现电路进行了介绍，最后在吸收这些技 术成果、结合低电压、低功耗运算放大器工作机理的基础上设计了一个 士?0.75V 低功耗 CMOS 运算放大器，并对其进行了版图设计。采用 Hspice 仿真工具，对 所设计的电路进行了详细的仿真。结果表明：在 士?0.75V 的电源电压工作条件下， 直流开环增益达到 83.2dB，相位裕度为 60 度，单位增益带宽为 3.5MHz，功耗为 14 ? W。达到了预期的设计要求。与文献[3]相比，在实现低电压、低功耗的同时， 其他各项性能指标均有所提高。 在设计输入级时，采用电流转换型差分输入级，以电流而非电压作为设计变 量，突破了传统的电压模式的设计方法；在设计输出级时，为了提高增益，采用 了互补共源共栅输出级，且达到了很高的输出电压摆幅；采用了一个低功耗的基 准电流源，不仅为运放提供了稳定的偏置电流，且进一步降低了电路总体功耗。 在版图设计上，对输入级采用改进的交叉耦合结构，减小由工艺引起的不对 称，从而减小了电路的失调电压，而且节省了版图面积；对大尺寸的管子采用叉 指结构；为减小闩锁效应，采用增大衬底偏置面积的方法；考虑到静电释放（ESD， Electrostatic Discharge）带来的破坏性的后果，在输入输出采用了保护电路；为改 善导电性能，金属走线采用45°拐角形式。 本运算放大器可望用于移动通讯、个人数字助理、便携式音响系统、电池监 测系统等产品中。 PAGE PAGE IV 关键词：低电压低功耗，CMOS 运算放大器，电流转换型，互补共源共栅 Abstract In recent years, because electronic productions are developed to the direction of miniaturization and portable, especially in the fields of electrommunication, notebook PC, microbe, iatrical and so on, so it crys for low voltage analog IC to reduce the power for extending the life of batteries that the electronic productions use. Take the energy source into consideration, low power is not only the requirement of cellular equipment that is drived by battery, but also the large equipment’s. So low voltage and low power analog circuit design techniques are becoming research hotspot. As a basic unit of analog system and mixed system on chip, the enhancement of op-amplifier’s performance will improve the performance of the whole system. So, it is an important topic to research and produce low voltage and low power op-amplifier. The thesis investigates and studys widespread correlative problem of analog low voltage and low power