- 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
: 文件类型 技术指南 是否NI支持: 是 发布日期: 四月 17, 2012 借助智能DAQ, 获得高级数据采集技 术 概览 多功能智能DAQ设 备配有自定义式板载 处理功能,最大限度 地为系统定时及触发 提供灵活性能。 与 控制设备功能的固定 ASIC不同,智能 DAQ采用基于 FPGA的系统定时 控制器,令所有模拟 和数字I/O能够根 据特定应用操作接受 相应的配置。 本指 南展示了:如何使用 R系列智能DAQ板 卡和NI LabVIEW FPGA,灵活自如 地执行数据采集任 务 目录 1. 入门 2. 定时和触发 3. 同步 4. 模拟波形的生成 5. 计数器/定时器的操 作 6. 数字I/O应用 7. 数据传输方式 8. 结论 9. 相关链接 入门 NI LabVIEW FPGA模块帮助 DAQ系统的开发者 灵活自如地进行应用 程序编程以实现各类 输入/输出操作。 用户无需预先了解 VHDL等硬件设计 工具,便可将 LabVIEW代码 嵌入FPGA芯片并 获得硬件定时的速度 和可靠性。 让我们先从数据采 集硬件的常用组件切 入论题。 假设您拥 有了模数转换器 (ADC)、数模转 换器(DAC)和数 字输入/输出线,则 所有I/O便要根据 实际操作接受某种方 式的定时和控制。 典型的多功能数据采 集设备采用功能齐全 的ASIC,满足了 大多数的功能性需 求。 比如:M系列 DAQ设备通过 DAQ-STC2, 控制着各类硬件组件 的定时和触发。 智 能DAQ硬件(如: R系列DAQ设备) 区别于市面上的其他 任何数据采集设备, 因为在控制设备功能 方面智能DAQ用基 于FPGA的系统定 时控制器取代了传统 ASIC,从而使得 所有模拟和数字 I/O都能根据特定 应用操作接受相应的 配置。 可重配置 FPGA芯片通过 NI LabVIEW FPGA模块进行编 程,此时NI LabVIEW的数 据流模式仍旧适用, 不过采用了一组新函 数控制最底层的设备 I/O。 LabVIEW FPGA I/O节 点并不通过NI- DAQmx函数负责 实现常见的任务和功 能,而是灵活自如地 在各个通道最底层上 运行。 通过以下各 部分的内容,我们将 了解NI- DAQmx的特定实 例,并学习如何通过 智能DAQ定制各类 数据采集任务。 定时和触发 实现高级数据采集的 智能DAQ主要用于 定制定时和触发。 下方的范例程序框图 展现了:NI- DAQmx帮助实现 的触发式模拟输入任 务。 图1. 通过NI- DAQmx实现的触 发式模拟输入 如图1所示,智能 DAQ并未使用不同 函数配置通道,而是 通过名为I/O节点 的函数读写各路模拟 和数字通道。 让我 们看看使用NI LabVIEW FPGA中I/O节 点所获得的相同功 能。 图2. 通过智能 DAQ和NI LabVIEW FPGA实现的触发 式模拟输入 上图既没有针对全 局通道、采样时钟、 触发的配置函数,也 没有开始、停止和清 除等任务。 所有内 容都被1个简单的模 拟I/O读取所取 代;全部定时都为本 地LabVIEW结 构(如:While 循环和条件结构)所 控制。由于整个程序 框图均在FPGA硬 件内执行, LabVIEW代码 的运行便体现出硬件 定时的速度和可靠 性。 让我们更深入 地了解一下该程序框 图的运行方式。 模 拟I/O节点并不指 定某个采样速率,而 使用For循环采集 各个样本。 与之对 应的ADC在I/O 节点被调用时,负责 对输入信号进行实际 数字化,因而通过 For循环接受定 时。 若想在 100 kHz的频 率下进行信号采样, 针对循环的延迟就必 须设定为10 µs。 循环的定时 器函数从第2轮循环 迭代开始便确保着特 定的时间延迟,用户 因而能够通过顺序结 构保证样本之间存在 着指定的时间间 隔。 1/9 NI LabVIEW FPGA中功能强大 的条件结构,实际代 表了用于封装各类代 码的硬件触发
有哪些信誉好的足球投注网站
文档评论(0)