数字频率计测系统的设计毕业论文.docVIP

南京信息职业技术学院 毕业设计论文 作者 学号 系部 电子信息学院 专业 无线电技术 题目 数字频率计测频系统的设计 指导教师 评阅教师 完成时间： 2014年 3 月 30 日 毕业设计(论文)中文摘要 （题目）：数字频率计测频系统的设计 摘要：100Hz频率计数器主要功能是在一定时间内对频率的计算，本篇论文主要介绍了频率计数器的实现：系统以MAX+PULSLL II为开发环境，通过VHDL语言作为硬件描述语言实现对电路结构的描述。在VHDL语言中采用了一系列的语句,例如:元件例化、if 语句、case、when语句等。并对程序中的输入输出端口进行了解释，给出实现代码和仿真波形。 关键词： 100Hz 频率计；MAX+PULSLL II；VHDL；元件例化；仿真 毕业设计(论文)外文摘要 Title: the Design of digital frequency meter measuring frequency systems Abstract: 100Hz frequency counter is a primary function of the frequency within a certain period of time calculation, this paper introduces the realization of frequency counters: the system in order to MAX + PULSLL II for the development of the environment, through the VHDL hardware description language as a language implementation of the circuit structure description. VHDL language used in a series of statements, such as: component instantiation, if such statement case when statement. And program input and output ports of the interpretation given to achieve the code and simulation waveforms. keywords: 100Hz frequency counter; MAX + PULSLL II; VHDL; simulation; component cases 目录 引言 5 1 数字频率计测频系统设计概述 5 1.1 设计要求 5 1.2 设计意义 5 2 电路数字频率计测频系统设计方案 6 2.1 产生子模块 7 2.1.1 分频模块 7 2.1.2 分频程序及仿真图 8 2.2 计数模块 9 2.2.1 计数模块分析 9 2.2.2 计数模块程序及仿真图 10 2.3 显示模块 11 2.3.1 七段数码管的描述 12 2.3.2 八进制计数器 14 2.3.3 计数位选择电路 15 2.4 总体功能描述 16 3 电路数字频率计测频系统顶层文件 17 4. 结论 19 4.1 系统缺点 19 4.2 改进方法 19 致谢 19 参考文献 19 附表 元件清单 20 引言 VHDL（Very High Speed Integrated Circuit Hardware Description Language,超高速集成电路硬件描述语言）诞生于1982年，是由美国国防部开发的一种快速设计电路的工具，目前已经成为IEEE（The Institute of Electrical and Electronics Engineers）的一种工业标准硬件描述语言。相比传统的电路系统的设计方法，VHDL具有多层次描述系统硬件功能的能力，支持自顶向下（Top to Down）和基于库（LibraryBased）的设计的特点，因此设计者可以不必