基于FPGACCD切换系统设计与实现.doc

基于FPGACCD切换系统设计与实现 　　【摘 要】 阐述了CCD切换系统的应用背景、工作原理。介绍了系统的硬件设计以及FPGA的设计，最后总结了CCD切换系统在使用中遇到的问题以及解决方法。 　　【关键词】 CCD切换 FPGA LVDS信号 　　对准分系统是光刻机的关键分系统之一，分为掩膜对准、硅片对准两个子系统。控制模块在整机系统进行掩膜对准、硅片对准或者硅片背面对准时，利用CCD和图像采集卡对掩膜标记、硅片标记和基准标记图像进行采集，并采用模板匹配算法、MVS标定算法等完成对掩膜标记、硅片标记和基准标记的位置测量，并将掩膜标记、硅片标记和硅片背面标记的坐标位置信息提供给上位机，以便上位机根据掩膜对准模型和硅片对准模型求解掩膜和硅片上各个曝光场在工件台坐标系中的位置信息，以实现预定的套刻精度要求。 　　一般使用CCD的时候，通过Cameralink线将CCD连接到图像采集卡。但是由于图像采集卡的接口有限，一般为2个接口，而且其价格比较昂贵，在使用一个图像采集卡以及两个以上的CCD的时候，就需要这样一个系统，能够使多个CCD信号通过某种方式传输到图像采集卡。本文采用CCD切换的方式实现一个图像采集卡对多个CCD的图像进行采集的功能。 　　1 工作原理 　　CCD切换系统外部包括上位机、CCD、图像采集卡等，CCD切换系统结构如图1。虚线内为CCD切换系统，系统通过串口与上位机进行通讯，同时上位机通过串口控制CCD切换系统来实现CCD的切换。系统实现对5路CCD进行切换，将其中2路CCD的信号到图像采集卡的功能。 　　2 系统设计 　　CCD采用JAI公司的CM-141MCL线阵CCD，图像采集卡采用Curtiss Wright公司的Atlas/PMC显卡。 　　2.1 电路以及接口设计 　　与上位机通信接口采用RS232协议通信。RS232通信采用MAX232AESE芯片，此芯片适用于EIA/TIA-232E和V28/V24的总线协议，采用5V电源供电，功耗低，通讯速率可达200Kbps，具有两条通路。SN74LVT245B驱动芯片用于完成FPGA对MAX232芯片的驱动。RS232的接口采用标准DB9接口。 　　与CCD以及图像采集卡通信使用标准Cameralink协议以及Cameralink接口，Cameralink接口使用3M公司的SDR-26接插件。 　　FPGA与Cameralink接口之间使用LVDS信号进行连接。LVDS是高速、低电压、低功耗和低噪声通用I/O接口标准。在设计LVDS信号走线的时候需要考虑差分走线、阻抗匹配等。 　　为了尽量减小反射，维持接收器的共模噪声抑制，差分线在离开IC后，尽可能彼此靠近。而且，为了避免差分阻抗出现不连续点，差分LVDS信号之间的的距离在整条走线上都应保持不变。为了减小偏移，差分LVDS信号走线之间的电信号的长度应相同。如果长度不相同，会导致一路信号在另一路信号之前到达接收器，在信号对之间产生相位差，减小了接收器的偏移余量，从而影响系统性能。减少信号通路上的过孔或者其它不连续点。电容等 任何杂散负载在差分对的每一条走线上必须大小相同。为避免信号不连续性，走线使用折弯角度为45°弧线走线。 　　LVDS以电流模式输出，需要匹配电阻实现闭环，没有电阻匹配时无法工作。本设计使用匹配电阻为100Ω精度为5%，功率为0.1W，外封装为0603的表贴薄膜电阻。匹配电阻放在发射器差分互联的远端。 　　差分线与连接器之间的走线，同一差分对的两条线应该应彼此靠近放置，在差分对之间放置地引脚。连接器所有未使用的引脚应可靠的接地，不能用于传输高速信号。连接器所有未使用的引脚都应很好的进行匹配。 　　2.2 FPGA设计 　　FPGA是新一代可编程ASlC器件。它由可编程逻辑单元阵列、布线资源和可编程的I/O单元阵列构成，一个FPGA包含丰富的逻辑门、寄存器和I/O资源。FPGA既具有门阵列器件的高集成度和通用性，又有可编程逻辑器件的用户编程灵活性。Verilog HDL是一种高速集成电路硬件描述语言。它的主要应用是在数字电路设计中，用于描述数字系统结构、行为、功能和接口。Verilog HDL具有强大的语言结构功能，可以用简洁明确的源代码来描述复杂的逻辑控制。Quartus II 8.0软件是一款描述程序开发环境的软件，使用Verilog HDL语言在开发环境中进行编译、模仿硬件电路。该软件使用方便，在定义好端口后将编译程序下载到FPGA中就能运行。本系统设计使用的FPGA芯片采用Cyclone II系列中的EP2C35F484C8，该芯片含有139对LVDS I/O接口可以满足与5路CCD以及图像采集卡进行通信，33216个逻辑单元，用户最多可用引脚数为3