频率特性设计报告_样例.docVIP

频率特性设计报告_样例 频率特性测试仪 设计报告 摘要： 本设计采用ARM和FPGA相结合的方法实现。由FPGA根据DDS的原理产生步进为10Hz，范围为100Hz到1MHz的扫频信号。将扫频信号通过被测网络，得到测试信号。将测试信号经过峰值检波电路，得到峰值电压，经ARM A/D转换做后续处理。 将扫频信号和测试信号分别经过高速比较器，转换为矩形波。再输给FPGA，通过等精度频率计的方法测得，信号的相移。整个系统由ARM进行控制。 关键词： LPC2132 FPGA 阻容双T网络 峰值检波 一、任务 设计并制作一个频率特性测试系统，包含测试信号源、被测网络、检波及显示三部分。 图1 系统总体要求 二、要求 1．基本要求 （1）制作幅频特性测试仪 a、频率范围：100Hz～100kHz； b、频率步进：10Hz； c、频率稳定度：10-4； d、测量精度：5％ ； e、能在全频范围和特定频率范围内自动步进测量，可手动预置测量范围及步进频率值； f、LED显示，频率显示为5位，电压显示为3位，并能打印输出。 （2）制作一被测网络 a、 电路型式：阻容双T网络； b、 中心频率：5kHz； c、 带宽：±50Hz； d、 计算出网络的幅频和相频特性，并绘制相位曲线； e、 用所制作的幅频特性测试仪测试自制的被测网络的幅频特性。 2．发挥部分 （1）制作相频特性测试仪 a、频率范围：500Hz～10kHz； b、相位度数显示：相位值显示为三位，另以一位作符号显示； c、测量精度：3°。 （2）用示波器显示幅频特性。 （3）在示波器上同时显示幅频和相频特性。 （4）其它。 三、方案比较与选择 根据设计要求，本设计主要包括扫频信号源，被测网络，峰值检波电路和相位检测电路。 3.1 控制系统设计论证与选择 方案一：采用单片机,如AT89C51作为整个系统的控制核心，单片机有其使用简单，控制方便等特点，但其内存大小有限，无法存储较大的数据量，且其通用I/O引脚较少，无法实现对较多设备的控制。尤其是单片机的时钟频率有限，对于高速处理不能适用。 方案二：采用ARM作为整个系统的控制核心。ARM的处理速度远远高于单片机，且内存容量较大，能满足现有的大多数的应用。如LPC2132，他是基于一个支持实时仿真和嵌入式跟踪的 32位ARM7TDMI-S CPU的微控制器，并带有32kB的嵌入的高速Flash存储器。片内16kB的SRAM 使LPC2132为它们提供巨大的缓冲区空间和强大的处理功能。1个10位 8路ADC、1个10 位DAC。综上所述，本设计采用方案二使用ARM作为中央主控核心。 3.2 扫频信号源设计方案论证与选择 方案一：采用压控振荡芯片MC1648和变容二极管MV209，外接一个LC谐振回路构成压控振荡器，通过压控振荡器产生所需的扫频信号。但压控振荡器的输出频率稳定度不高，不易控制。 方案二：采用专门的DDS芯片，如ADI公司的AD9833，其频率和幅度可以通过编程改变。只要由微控制器如单片机或ARM等向其写入不同的频率控制字，即可实现宽范围的扫频信号，且幅度不变。其输出频率的稳定度非常高，且步进值在0.1Hz以下。但需向厂家购买芯片。 扫频信号 输出 图2 AD9833产生扫频信号方案 方案三：采用直接数字频率合成DDS的原理，在FPGA内建一个sine ROM表，经高速DA和滤波后，得到正弦波形。由于FPGA的高速度，能实现较高的频率输出，且步进值小，控制简便。 输出 图3 采用FPGA产生扫频信号方案 综合考虑实现的难易程度和性能指标，本设计扫频信号源采用方案三实现。 3.3 峰值检波电路设计方案论证与选择： 方案一：采用采样保持电路LF398和逻辑控制电路组成正峰值检测保持电路。正峰值检测保持电路原理图如图4。LF398的控制端8的逻辑值E=(A十B)*D，当E为高时LF398处于跟随状态，输出电压等于输人电压；当E为低时LF398处于保持状态，输出保持不变。峰值保持电路的工作过程是:当进行数据采集时，使P2.0置低电平，P2.1置高，这样LF398的控制端完全取决于LM319比较器的输出端。LM319的输出电平可由LF398的输出电压v0和输人电压 Vin比较的结果决定。当输人电压Vin高于输出电压v0时，LF398的逻辑控制被置成高电平，