第五章_集成门电路与触发器课件1.pptVIP

二、 主从JK触发器 (1) 电路结构 从触发器 主触发器 反馈线 CP CP CP F主 J K R S CP F从 Q Q Q SD RD 1 互补时钟控制主、从触发器不能同时翻转 * (2)工作原理 0 1 F主打开 F主状态由J、K决定，接收信号并暂存。 F从封锁 F从状态保持不变。 0 1 CP R S CP F从 Q Q Q SD RD 1 CP F主 J K CP CP 0 1 * 1 0 状态保持不变。 从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。 F从打开 F主封锁 0 R S CP F从 Q Q Q SD RD 1 CP F主 J K C CP 0 1 CP 0 1 0 * 1 0 0 1 0 CP高电平时触发器接收信号并暂存（即F主状态由J、K决定，F从状态保持不变）。 要求CP高电平期间J、K的状态保持不变。 CP下降沿( )触发器翻转（ F从状态与F主状态一致）。 CP低电平时,F主封锁J、K不起作用 CP R S CP F从 Q Q Q SD RD 1 CP F主 J K CP * 0 1 R S CP F从 Q Q Q SD RD 1 CP F主 J K CP CP 0 1 0 分析JK触发器的逻辑功能 (1)J=1, K=1 设触发器原态为“0”态 翻转为“1”态 1 1 0 1 1 0 1 0 1 0 0 1 状态不变 主从状态一致 状态不变 0 1 * R S CP F从 Q Q Q SD RD 1 CP F主 J K CP CP 0 1 0 (1)J=1,K=1 1 0 设触发器原态为“1”态 为“？”状态 J=1, K=1时，每来 一个时钟脉冲，状 态翻转一次，即具 有计数功能。 (1)J=1, K=1 * 0 1 R S CP F从 Q Q Q SD RD 1 CP F主 J K CP CP 0 1 0 (2)J=0，K=1 设触发器原态为“1”态 翻转为“0”态 0 1 1 0 0 1 0 1 0 1 1 0 0 1 设触发器原态为“0”态 为“？”态 * 0 1 R S CP F从 Q Q Q SD RD 1 CP F主 J K CP CP 0 1 0 (3)J=1，K=0 设触发器原态为“0”态 翻转为“1”态 1 0 0 1 1 0 1 0 1 0 0 1 0 1 设触发器原态为“1”态 为“？”态 * R S CP F从 Q Q Q SD RD 1 CP F主 J K CP CP 0 1 0 (4)J=0，K=0 设触发器原态为“0”态 保持原态 0 0 0 1 0 0 0 1 保持原态 保持原态 * R S CP F从 Q Q Q SD RD 1 CP F主 J K CP CP 0 1 0 0 1 结论： CP高电平时F主状态由J、K决定，F从状态不变。 CP下降沿( )触发器翻转（ F从状态与F主状态一致）。 * (3) JK触发器的逻辑功能 Qn 1 0 0 11 10 0 Qn 0 0 0 1 0 1 0 1 Qn+1 Qn S R 0 1 CP高电平时F主状态由J、K决定，F从状态不变。 CP下降沿( )触发器翻转（ F从状态与F主状态一致）。 J K Qn Qn+1 0 0 0 1 1 0 1 1 主从JK触发器特性表 0 1 0 1 0 1 0 1 (保持功能) (置“0”功能) (置“1”功能) (计数功能) * （4）特性方程 代入主从SR触发器的特性方程，即可得到主从JK触发器的特性方程： 主从JK触发器没有约束。 * 时序图 （5）时序图 * CP下降沿触发翻转 （6）逻辑符号 逻辑符号 CP Q J K SD RD Q SD 、RD为直接置 1、置 0 端，不受时钟控制，低电平有效，触发器工作时SD 、 RD应接高电平。 * ① 触发器的翻转分两步动作。 第1步：在CP=1期间主触发器接收输入端（S、R 或J、K）的信号，被置成相应的状态，而从触发器不动； 第2步：CP下降沿到来时从触发器按照主触发器的状态翻转，所以Q、Q端状态的改变发生在CP的下降沿。 ②因为主触发器本身是一个同步RS触发器，所以在CP=1的全部时间里输入信号都将对主触发器起控制作用。 ③输入信号J、K之间没有约束。