数电课程设报告集成数字式闹钟.docVIP

课程设计说明书 课程名称： 数字电子技术课程设计 题 目： 集成数字式闹钟 课 程 设 计 任 务 书 设计题目 集成数字式闹钟 主要内容及要求 (1) 时钟功能：具有24小时或12小时的计时方式，显示时、分、秒。 (2) 具有快速校准时、分、秒的功能。 (3) 能设定起闹时刻，响闹时间为1分钟，超过1分钟自动停；具有人工止闹功能；止闹后不再重新操作，将不再发生起闹。 进度安排 总评成绩 指导教师 学生签名 集成数字式闹钟 一、设计任务与要求 (1) 时钟功能：具有24小时或12小时的计时方式，显示时、分、秒。 (2) 具有快速校准时、分、秒的功能。 (3) 能设定起闹时刻，响闹时间为1分钟，超过1分钟自动停；具有人工止闹功能；止闹后不再重新操作，将不再发生起闹。 二、方案设计与论证 数字闹钟的设计方法有多种，主要看用什么元件来实现。 方案一：用计数器与COMS芯片设计，先构成功能单元电路再由此组装。此方案设计思路明确，所用知识简但。易于调试安装接线，但使用器件较多，系统不是很稳定，用明显不足。 方案二：用单片机设计，用Keil编写一个C程序，将其拷进单片机系统，从而实现闹钟。此方案只需再程序上花点功夫，易于实现，但是对于单片机未免大材小用，不适于大规模设计。 三、单元电路设计与参数计算 本实验使用方案一 1.秒钟与分钟显示电路 用两片74290组成60进制计数器，输入计数脉冲CP加在CLKA’端，把QA与CPLB’从外部连接起来，电路将对CP按照8421BCD码进行异步加法计数，个位接成十进制形式，十位接成六进制形式，当R0(1)=RO(2)=1且R9(1)*R9(2)=0时74290的输出被直接置0，当R0(1)*RO(2)=0和R9(1)*R9(2)=0时开始计数。电路图如下： 连接成总电路时，分钟的输入信号由秒钟计数器提供。 2.时钟显示电路： 同样用2片74290组成24进制，当十位的为2，个位的为4时通过反馈电端，控制个位和十位同时清零，这样就可以按23翻0规律记数了。电路图如下： 连接成总电路时，时钟输入信号由分钟计数器提供。 3.调时分秒 可接几个开关来控制个位，十位的信号输入，如开关1、2、space。如图示： 4.闹钟 分设置与上面相差一个输入信号，如下图： 时设置的个位为十进制，十位为三进制，当十位为2时，通过反馈控制端，个位不能大于等于4，即小时十位为2时，个位加到4时十位和个位马上全部置0，从而让小时的设置只能最大设为23。当十位不是2时，个位则加到9时再加一位则置0，如图示： 闹钟部分时，将小时显示计数器、分钟显示计数器的8个输出端，闹钟时设置、闹钟分设置的8个输出端引出，用4个4077门进行比较，然后将4个4077门的8个输出端用2个7421进行与运算，将2个7421的输入输出端用3个与门进行与运算后输出到闹钟发声器。就完成了闹钟功能。当与时间显示计数器相连的显示器与与时间设置计数器相连的显示器显示的数字相同时，即相达闹钟条件，这时4个4077门的所有输入端都为1，经过二次与运算后输入到发声器的信号也为1，即闹钟开始，否则输入到发声器的信号为0，闹钟不响。闹钟会一直响，直到两个地方的时间不一样为止，也就是响一分钟。具体电路看总电路。 四、总电路工作原理及元器件清单 1．总原理图 2．电路完整工作过程描述（总体工作原理） 在秒显示电路中，输入计数脉冲CP加在CLKA’端，把QA与与CPLB’从外部连接起来，电路将对CP按照8421BCD码进行异步加法计数。通过反馈端，控制清零端清零，其中个位接成十进制形式，十位接成六进制形式。时钟显示电路中，采用24小时进制，用两片74290连接成24进制计数器，计数信号由分钟显示电路提供，即当分钟为60时小时计数加一。个位同样接成十进制形式，十位也接成十进制形式，当十位为2个位为4时通过反馈电端，控制个位和十位同时清零，这样就可以按23翻0规律记数了。 调时间操作可以直接在时间的显示器中直观操作，用二个高电位分别与小时的个位计数信号与分钟的个位计数信号或运算后作为计数信号输入。高电位的输入用二个开关控制，每开关闭全又断开一次则相应地给计数器一个高电位的干扰信号，些时相应的计数器计数加一，从而实现调时间功能。 闹钟部分时，将小时显示计数器、分钟显示计数器的8个输出端，闹钟时设置、闹钟分设置的8个输出端引出，用4个4077门进行比较，然后将4个4077门的8个输出端用2个7421进行与运算，将2个7421的输入输出端用3个与门进行与运算后输出到闹钟发声器。就完成了闹钟功能