EDA技术课程设计数字闹钟.docx

《EDA技术基础》期末课程设计报告题目数字闹钟专业电子信息工程班级学生重庆交通大学2014/5/5目录数字闹钟设计要求………………………………………………………3数字闹钟总体框图………………………………………………………3数字闹钟局部框图………………………………………………………3数字闹钟功能描述………………………………………………………4程序设计…………………………………………………………………5最顶层文件TOP…………………………………………………5调用元件second0…………………………………………………10调用元件minute0…………………………………………………11调用元件hour0……………………………………………………14调用元件r_minute0………………………………………………17调用元件r_hour0…………………………………………………21调用元件ring………………………………………………………24调用元件DECL7S……………………………………………………25波形仿真…………………………………………………………………26总结体会…………………………………………………………………28数字闹钟设计要求(见上方)时钟信号周期为1s；能够设置时钟时间，时钟时间可以是24小时制或者12小时（若设计为12小时制，要求指示出am/pm)；能设置闹钟时间，达到设置时间时，闹铃响一分钟结束；掉电或上电时，时钟显示为00：00，要求设置时间。数字闹钟总体框图（见上方）clkspeakclk1resetled(共4个数码管，用于显setmin_t示时间)sethour_trled（共4个数码管，用于setmin_r显示设置的闹铃时刻）sethour_r数字闹钟局部框图（见上方）minute0调时clkenminclkenhourclk1clk1resetresetsetmin_tsethour_tdoutsethour_tr_minute0设置闹铃hour0调时clk1 dout clk1 doutresetsetmin_tsetmin_r ring检测闹铃扬声器r_hour0设置闹铃 clk dout clk1reset speaksethour_r key minhour min_r hour_rDECL7S显示译码器num LEDS0 LED7S数字闹钟功能描述（见上方）由该数字闹钟的顶层文件及框图可见，输入端口有clk（秒脉冲），clk1（较高频率脉冲2Hz），reset（清零，电源），setmin_t（调试时间分钟），sethour_t（调试时间小时），setmin_r（设置闹铃分钟），sethour_r（设置闹铃小时）及输出端口led_h_H4（波形显示小时的高位），led_h_L4（波形显示小时的低位），led_m_H4（波形显示分钟的高位），led_m_L4（波形显示分钟的低位），rled_h_H4（波形显示闹铃小时的高位），rled_h_L4(波形显示闹铃小时的低位)，rled_m_H4(波形显示闹铃分钟的高位)，rled_m_L4（波形显示闹铃分钟的低位）和相应的实际上电送入数码管的段选信号。当断电时，即reset=‘0’时，对当前已设置的时间小时，分钟，秒钟全部清零。Setmin_t为高电平时，秒计时清零，调试时间分钟，显示的分钟跟随clk1的脉冲，0.5秒递增跳变一下。sethour_t与setmin_t功能相似，但是当二者同时按下时，显示的分钟、小时都不变化，时间计时暂停。sethour_r设置闹铃小时，setmin_r设置闹铃分钟，二者同时按下时即他们为高电平时，不会起冲突，由于程序设计局限，设置闹铃时，得用另外的数码管来显示已设置的闹铃时刻。调试时间按钮可以跟设置闹铃按钮同时按下，即让他们取高电平，两个功能不会相互冲突。调试时间按钮未按下时，即他们取低电平时，时间计时从调试好的时间时刻开始计时。对于闹铃，key的作用是选择是否打开闹铃，或者当闹铃响动时，可以关闭闹铃。程序设计（见上方）最顶层文件TOP：（见上方）LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;entity TOP isport(clk:in std_logic;--接入秒脉冲clk1:in std_logic;--接入2Hz的脉冲reset:in std_logic;--reset=‘0’时，复位清零，但不对已设置的闹