使用Multi-Sector技术提高混合信号芯片并行测试效率.docVIP

使用Multi-Sector技术提高混合信号芯片并行测试效率 　　1、介绍 　　 　　测试系统的设计面临着越来越多的挑战。工厂产量的需求多种多样，芯片的测试要求也越来越复杂，如今测试工程师需要的是简单易学并且使用效率高的测试机。根据测试的产品不同，测试生产线成本的管理和策略也不一样。有大批量产品的工厂通常是通过最大化测试位数量来提高效率。然而，批量小、产品种类多的工厂发现提高测试位数量未必最好。而且，一些工厂可能两种情况都存在。从技术角度来看，测试系统的硬件资源必须足够强大、足够多，才能满足需要高并行测试效率(PTE)的目标芯片类型的多测试位测试要求。因为测试生产线的策略不同，测试系统需要具备足够的可扩展性，来支持少测试位和多测试位的配置要求，从而优化每种情况的测试成本。从人力方面来看，有竞争力的测试机需要提供简单但强大的编程环境，具有全面的软件工具和功能。 　　结构设计上的创新使新的测试机可以满足这些标准，但是其中必须解决的关键问题之一是并行测试效率的问题。如果生产线上要求测试位超过16或32个，并行测试效率的限制会大大影响测试的经济效益。当测试位增加时，并行测试效率(PTE)可能要求超过99％，达到这个要求是相当有挑战性的。在数字电路测试领域，避免软件干预已成为提高并行测试效率(PTE)的标准方法。由于数字电路测试要求的限制特性，测试流程控制可以实现简单自动化，几乎不用定制程序代码。然而，对于模拟和混合信号芯片，测试要求有很大不同，每一个都需要用户开发大量独特的测试代码。 　　因此，混合信号测试系统设计的新的挑战是需要提供一个系统支持简单的用户编程环境，具有极高的并行测试效率，并且可扩展性强。泰瑞达有各种创新的测试系统架构，本文阐述的是最近介绍的Multi―Sector(MST)技术，该技术目前应用于ETS88产品中。ETS88是一种电缆对接方式的模拟混合测试系统，可支持1、2、3和4个区域的结构配置，如图1所示。 　　 　　 　　2、Multi―Sector技术 　　 　　有很多可能的方法可以实现用户可编程性和并行测试效率的提高，但是大部分方法需要以特定方式编程来优化运行效率，这给用户带来编程的负担。而编程风格会严重影响测试效率，更好的方法应该是避免限制用户的编程风格，这样也能减少培训的时间和提高程序的可读性。相关的调查资料显示，少测试位(2，4或8个)的并行测试效率不需要达到99％的水平，就可以得到好的经济效益。实际上，并行效率在90％～95％时仍能很好地运作，提供较低的测试成本。编写应用代码达到这个水平的PTE，对普通的编程者而言也很轻松(无需超级用户水平)。 　　Multi-Sector技术的建立基于以下假设：用户代码尽可能地简单易懂，并且程序不需要为了达到高并行效率而在用户层次上进行深度优化。它是通过对测试系统内的软硬件进行灵活的分区以及通过复制来实现的。如果一个4测试位的应用可以在96％的并行效率下有效地运行，改善测试成本，那么把同样的应用多次复制应该是很好的做法。想象一个测试系统，你只需要通过增加DUT板并且做一些轻微的软件调整来告诉系统扩展测试位数量，就可以把4测试位的应用简单地复制到8测试位、12测试位或16测试位。这就是ETS-88测试系统上Multi-Sector技术的强大功能。 　　 　　3、MST：它是如何工作的? 　　 　　从基本原理上说，MST需要测试系统的硬件被分到不同的区内，各个区都可以作为独立的测试系统来工作(见图2：系统框图)。另一个由硬件设计所实现的重要功能是：通过软件选择，各个区可以合并起来协同工作。最后一个促进多区运行的关键部分则是计算机控制和软件架构。MST使用一个运行Windows7的多核PC作为测试系统控制器，这就提供了一个超灵活的控制体系。 　　 　　Eagle的MST测试机操作系统被设计成使用一个多核PC控制一个多区测试系统。测试开发者通常会新建一个单区的测试程序，然后这个程序会被MST操作系统无缝地复制到各个区上。每个区都有它自己对PC的接口路径，每一个CPU的核都可以被各个区使用，这样，复制的效率大于99％。因为这个扩展测试位的模式是基于对多测试位应用的复制，效率损失并不会随着测试位数目的增加而增加。这导致了一个不寻常的情况：并行测试效率会随着测试位数目的增加而得到提高。 　　多站测试应用实例：(典型情况) 　　 　　 　　4、合并区运行 　　 　　在适当的时候，该MST操作系统也可以指派一个CPU的核去控制2个或多个合并的区。有一些应用要测管脚很多的产品或者需要特殊的资源，而该资源并不是每个区都有。(通常系统配置在每个区内都有相同的资源分配。特殊的资源不需要在所有区都重复。)该MST操作系统提供了这个层次上的控制功能