- 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
一种用于平板显示系统LVDS接口驱动电路设计
一种用于平板显示系统LVDS接口驱动电路设计 摘要:LVDS接口电路已成为平板显示系统信号传输的首选,被广泛应用于数字视频高速传输系统。本文设计了一个LVDS接口驱动电路,该驱动电路采用共模反馈环路使输出LVDS信号的共模电平稳定。在输入信号为800MHz情况下应用1stSilicon 0.35μm CMOS混合信号工艺在 Cadence Spectre环境下对驱动器电路进行了仿真,结果表明所设计的驱动电路各项技术参数完全符合LVDS标准。 关键词:低压差分信号;接口电路;驱动器 中图分类号:TN782 文献标识码:A Design of a LVDS Interface Driver for Panel Display System ZHANG Tao, SHU Lin-feng, ZHENG Dong-jun, WANG Jing, YAN Jin-chong (College of Information Science and Engineering, Wuhan University of Science and Technology, Wuhan, Hubei 430081, China ) Abstract: LVDS has become a popular choice for high-speed serial links in large-sized display units. This paper presents the design and implementation of I/O interface driver circuit. A CMFB (common mode feedback) circuitry is utilized in the driver to stabilize the common mode in a predefined range. Simulation results show the driver is fully compatible with the IEEE standard for LVDS. A simulated waveform at 800MHz is given. Keywords: LVDS;I/O;driver 引言 传统的模拟或数字LCD控制器视频界面随着数据传输速度的提高会产生难以解决的高电磁干扰、高功耗问题。目前存在的点对点物理层接口如RS422、RS-485、SCSI以及其它数据传输接口标准由于其在速度、噪声/EMI、功耗、成本等方面所固有的限制越来越难以胜任,采用新的技术解决I/O接口问题成为必然趋势[1-2]。低压差分信号(LVDS)因其信号摆幅低,故大大提高了传输速度,减小了功耗,LVDS以差分形式传输信号故具有低噪声、低电磁干扰,采用CMOS工艺制造的LVDS接口电路集成度高,具有良好的兼容性且成本低廉,LVDS的出现为解决数字视频系统数据传输瓶颈问题提供了可能。 LVDS接口电路已经成为平板显示系统和LCD控制器输出接口的首选,被广泛应用于数字视频高速传输系统。 基于LVDS标准(IEEE STD.1596.3)的接口传送电路一般由CMOS串行化器和LVDS驱动器组成。CMOS串行化器将并行CMOS数据按一定的时钟速率转换???串行数据提供给LVDS驱动器,LVDS驱动器用来发送串行LVDS数据以及LVDS传输时钟,将数据和时钟同时发送给LVDS接收电路[3]。 1LVDS系统设计 LVDS信号传送系统由一个恒流源(典型值为3.5mA)驱动一对差分信号线组成,图1所示为LVDS驱动器原理图。 M1、M2、M3和M4是尺寸工艺相同的NMOS晶体管,工作于开关状态。驱动器由一个恒流源(350mA)驱动一对差分信号线组成,输出接终端匹配电阻,构成回路。M1、M4和M2、M3在信号的作用下轮流导通和截止,在输出端产生±3.5mA的回路电流。由于接收端有很高的直流输入阻抗,驱动电流将全部流经100Ω的终端电阻在接收器输入端产生约350mV的压降。当驱动状态反转时,流经终端电阻的电流方向改变,于是在接收端产生了一个有效0或1的逻辑状态,从而把一位CMOS信号转换成了LVDS信号。 LVDS标准[4](IEEE STD.1596.3)要求稳定的共模电压,文献[5]和传统的设计中多采用由两个大电阻构成的分压器实现共模电压的稳定[5]。采用大的电阻是为了降低其上的电流,但在CMOS工艺中大电阻需要特别大的版图面积或者片外分离元件,这两种选择都不利于节省芯片设计和制造的成本[6]。
文档评论(0)