Protel课件第9章 电路板的的设计规则.pptVIP

第9章 电路板的设计规则;9.1 设 计 规 则;9.1.2 布线设计规则设置 1．【Clearance Constraint】选项 ;2．【Routing Corners】选项 ;3．【Routing Layers】选项 ;4．【Routing Priority】选项 设置布线优先级别。布线优先级别是指程序允许用户设定各个网络布线的顺序。优先级高的网络布线早，优先级低的网络布线晚。Protel 99 SE提供了0～100共101个优先级选择，数字0代表的优先级最低，100代表的优先级最高。布线优先级设置对话框如图9-22所示。在Rule Attributes栏中的Routing Priority下拉列表框处设置优先级。 ;5．【Routing Topology】选项 在Rule Attributes栏中的下拉列表框中有7种拓扑结构可选：最短连线（Shortest）、水平连线（Horizontal）、垂直连线（Vertical）、简单菊花形（Daisy-Simple）、由中间向外的菊花形（Daisy-MidDriven）、平衡菊花形（Daisy-Balanced）、放射星形（Starburst）。 ;6．【Routing Via Style】 ;7．【SMD To Neck-Down Constraint】选项 ;8．【SMD To Corner Constraint】选项 ;9．【SMD To Plane Constraint】选项 ;10．【Width Constraint】选项 ;9.1.3 制造设计规则设置 在设计规则中选择Manufacturing选项卡显示如图9-32所示的窗口。 ;1．【Acute Angle Constraint】选项 设置锐角限制规则。 ;2．【Hole Size Constraint】选项 ;3．【Layer Pairs】选项 ;4．【Minimum Annular Ring】选项 ;5．【Paste Mask Expansion】选项 ;6．【Polygon Connect Style】选项 ;7．【Power Plane Clearance】选项 8．【Power Plane Connect Style】选项 ;9．【Solder Mask Expansion】选项 10．【Testpoint Style】选项 ;11．【Testpoint Usage】选项 ;9.1.4 高频电路设计规则设置 在设计规则中选择High Speed选项卡则出现如图9-45所示的窗口。 ;1．【Daisy Chain Stub Length】选项 ;2．【Length Constraint】选项 ;3．【Matched Net Lengths】选项 ;4．【Maximum Via Count Constraint】选项 ;5．【Parallel Segment Constraint】选项 ;6．【Vias Under SMD Constraint】选项 ;9.1.5 元件布局规则设置 在设计规则对话框中选择Placement选项卡出现如图9-53所示的窗口。 ;1．【Component Clearance Constraint】选项 ;2．【Component Orientations Rule】选项 ;3．【Net To Ignore】选项 ;4．【Permitted Layers Rule】选项 5．【Room Definition】选项 ;9.1.6 信号完整性规则设置 1．【Flight Time-Falling Edge】选项 ;2．【Flight Time-Rising Edge】选项 ;3．【Impedance Constraint】选项 4．【Overshoot-Failing Edge】选项 5．【Overshoot-Rising Edge】选项 ;6．【Signal Base Value】选项 ;7．【Signal Stimulus】选项 ;8．【Signal Top Value】选项 ;9．【Slope-Falling Edge】选项 ;10．【Slope-Rising Edge】选项 ;11．【Supply Nets】选项 12．【Undershoot-Falling Edge】选项 13．【Undershoot-Rising Edge】选项 ;9.1.7 其他相关规则设置 Other选项卡的窗口如图9-83所示。 ;1．【Short-Circuit Constraint】选项 ;2．【Un-Connected Pin Constraint】选项 ;3．【Un-Routed Nets Constraint】选项 ;9.2 设计规则检