基于重叠和流水线技术的CPU结构实验4.docVIP

实验十一、基于重叠和流水线技术的CPU结构实验 一、实验目的： 1. 了解微程序控制器是如何控制模型机运行的，掌握整机动态工作过程; 2. 掌握重叠和流水线结构的工作原理及实现方法; 3. 定义五条机器指令，编写相应微程序并具体上机调试。 二、实验设备： EL-JY-II型计算机组成原理实验系统一套，排线若干。 三、模型机结构： 图11-1 模型机结构框图 图中运算器ALU由U7—U10四片74LS181构成，暂存器1由U3、U4两片74LS273构成，暂存器2由U5、U6两片74LS273构成。微控器部分控存由U13—U15三片2816构成。除此之外，CPU的其它部分都由EP1K10集成（其原理见系统介绍部分）。 存储器部分由两片6116构成16位存储器，地址总线只有低八位有效，因而其存储空间为00H—FFH。 输出设备由底板上的四个LED数码管及其译码、驱动电路构成，当D-G和W/R均为低电平时将数据总线的数据送入数码管显示。在开关方式下，输入设备由16位电平开关及两个三态缓冲芯片74LS244构成，当DIJ-G为低电平时将16位开关状态送上数据总线。在键盘方式或联机方式下，数据可由键盘或上位机输入，然后由监控程序直接送上数据总线，因而外加的数据输入电路可以不用。 注：本系统的数据总线为16位，指令、地址和程序计数器均为8位。当数据总线上的数据打入指令寄存器、地址寄存器和程序计数器时，只有低8位有效。 四、工作原理 重叠技术的原理为：程序开始执行时，先将若干条指令取入一个先进先出（FIFO）的指令队列。然后在指令译码的同时，从FIFO队列中取出下一条指令，打入指令寄存器，使得“取指令”和“执行指令”具有时空上的并行性。流水线技术是建立在重叠技术的基础上。本实验采用二级流水线结构，其原理为：使取指和指令译码同时进行，当上一条指令执行完成后，不再进行下一条指令的取指，而直接进入译码、执行过程，如次循环。 在本实验中当PC指针为时，先将第一条指令由RAM读出并打入指令寄存器，然后顺序取出第2、3、4、5条指令的操作码送入FIFO队列。本实验与其它实验不同的是：本实验指令译码过程中P1测试和P2测试同时有效（对应于F3字段为“011”），以指令寄存器的I7—I2作为测试条件，产生5路分支，占用5个固定的微地址单元。同时PC指针加1，并将FIFO队列中的第一个数据（即下一条指令）取出打入指令寄存器。当上一条指令执行完成后，直接返回到译码阶段。以上这些操作均由EP1K10实现，有兴趣的读者可查看随机工程文件total_2.gdf。 在24位微指令中，Ｆ１、Ｆ２、Ｆ３三个字段的编码方案如表11－2： F1字段 F2字段 F3字段 15 14 13 选择 12 11 10 选择 9 8 7 选择 0 0 0 LDRi 0 0 0 RAG 0 0 0 P1 0 0 1 LOAD 0 0 1 ALU-G 0 0 1 AR 0 1 0 LDR2 0 1 0 RCG 0 1 0 P3 0 1 1 自定义 0 1 1 自定义 0 1 1 P1P2 1 0 0 LDR1 1 0 0 RBG 1 0 0 P2 1 0 1 LAR 1 0 1 PC-G 1 0 1 LPC 1 1 0 LDIR 1 1 0 299-G 1 1 0 P 4 1 1 1 无操作 1 1 1 无操作 1 1 1 无操作 表11－2 系统涉及到的微程序流程见图11-2（图中各方框内为微指令所执行的操作，方框外的标号为该条微指令所处的八进制微地址）。当全部微程序流程图设计完毕后，应将每条微指令代码化，表11-3即为将图11-2的微程序流程按微指令格式转化而成的微代码表。 图11-2（a） 图11-2（b） 五、实验参考代码 本实验采用的微代码如下： 微地址(八进制) 微代码(十六进) 00 007F90 01 005B5B 02 015BD9 04 0029C5 05 9403D9 10 010FD9 11 011F41 20 005B52 21 005B54 22 014FD7 23 005B5A 24 01CFD8 27 06F3D0 30 FF73D1 31 006EE0 32 011F41 33 016FDC 34 017FDD