TEC-5计算机组成实验(及习题)汇总.pptVIP

TEC-5计算机组成实验系统介绍 岳斌 2013.10 TEC-5计算机组成实验系统 一、TEC-5实验系统的特点 它适用于《计算机组成原理》、《计算机组织和结构》和《数字逻辑和数字系统》三门课程的实验教学，是一种多用仪器。该仪器将提高学生的动手能力，提高学生对计算机整体和各组成部分的理解，提高学生对数字系统和计算机系统的综合设计能力。 TEC-5实验系统 二、时序发生器 时序发生器产生计算机模型所需的时序和数字逻辑实验所需的时钟。时序电路由一个500KHz晶振、2片GAL22V10(U64、U66)、一片74LS390(U65)组成。根据本机设计，执行一条微指令需要4个节拍脉冲T1、T2、T3、T4，执行一条机器指令需要三个节拍电位W1、W2、W3，因此本机的基本时序如下： TEC-5实验系统 TEC-5实验系统 三、数据通路 TEC-5的数据通路采用了数据总线和指令总线双总线形式。它还使用了大规模在系统编程器件作为寄存器堆，使得设计简单明了，可修改性强。 图1.2是数据通路总体图，下面介绍图中各个主要部件的作用。参考图3.1 TEC-5实验系统 1．运算器ALU 运算器ALU由两片74LS181(U55和U60)组成，其中U60进行低4位运算，U55进行高4位运算。在选择端M和S0-S3控制下，ALU对数据A、B进行各种算术、逻辑运算。有关74181运算的具体操作，请看74181的资料和教科书。当LDRi=1时，在T3的上升沿寄存器C（U57A）保存运算产生的进位标志信号。 TEC-5实验系统 2．运算操作数寄存器DR1和DR2（U47、U48）DR1（U47）和DR2(U48)是运算操作数寄存器，DR1和ALU的A口相连，DR2和ALU的B口相连。DR1和DR2各由一片74LS273构成。当LDDR1/LDDR2＝1时，在T2上升沿，DR1/DR2接收来自通用寄存器堆A/B端口的数据。 TEC-5实验系统 3．双端口通用寄存器堆RF（U54） 双端口通用寄存器堆RF由一片ispLSI1016（U30）构成，其中包含4个8位寄存器（R0、R1、R2、R3），有三个控制端口：两个控制读操作，一个控制写操作，三个端口可以同时操作。由RD1、RD0选中的寄存器的数据从A端口读出，由RS1、RS0选中的寄存器的数据从B端口读出；WR1、WR0选择要写入的寄存器。LDRi控制写操作，当LDRi＝1时，在T3上升沿将数据总线DBUS上的数据写入由WR1、WR0选中的寄存器。 TEC-5实验系统 从RF的A端口读出的数据直接送DR1。由B端口读出的数据直接送DR2之外，还可以送数据总线DBUS。当RS_BUS#＝0时，允许B端口数据送DBUS。 TEC-5实验系统 4．双端口存储器RAM 双端口存储器RAM由一片IDT7132(U44)及少量控制电路构成。IDT7132是2048字节的双端口静态随机存储器，本实验系统实际使用256字节。IDT7132的两个端口可以同时进行读、写操作。在本实验系统中，RAM左端口连接数据总线DBUS，可进行读、写操作；右端口连接指令总线IBUS，输出到指令寄存器IR，作为只读端口使用。IDT7132有6个控制引脚，CEL#、LR/W#、OEL#控制左端口读、写操作；CER#、RR/W#、OER#控制右端口的读写操作。CEL#为左端口选择引脚，低电平有效；当CEL#＝1时，禁止对左端口的读、写操作。 TEC-5实验系统 LR/W#控制对左端口的读写，当CEL#=0且LR/W#=1时，左端口进行读操作；当CEL#=0且LR/W#＝0且T2为高时，左端口进行写操作。OEL#的作用等同于三态门，当CEL#=0且OEL#＝0时，允许左端口读出的数据送到数据总线DBUS上；当OEL#＝1时，禁止左端口的数据放到DBUS。 TEC-5实验系统 为便于理解，在以后的实验中，我们将OEL#引脚称为RAM_BUS#。控制右端口的三个引脚与左端口的三个完全类似，不过只使用了读操作，在实验板上已将RR/W#固定接高电平，OER#固定接地。当CER#=0时，右端口读出的数据（更确切的说法是指令）放到指令总线IBUS上，然后当LDIR=1时在T3的上升沿打入指令寄存器IR。所有数据/指令的写入都使用左端口，右端口作为指令端口，不需要进行数据的写入。 TEC-5实验系统 左端口读出的数据放在数据总线DBUS上，由数据总线指示灯DBUS7-DBUS0显示。右端口读出的指令放在指令总线IBUS上，由指令总线指示灯IBUS7-IBUS0显示。 TEC-5实验系统 5．地址寄存器AR和程序计数器PC