12逻辑电路设计.pptVIP

// 下降沿计数器: 0~(N-1) always @ (negedge i_clk or negedge rst_n) begin if (!rst_n) cnt_n = 0; else begin if (cnt_n == 6) cnt_n = 0; else cnt_n = cnt_n + 1b1; end end （2）偶数分频 module clk_mod6_divide( clk, rst_n, clk_divide, ); input clk; input rst_n; output clk_divide; reg clk_divide; reg [2:0] cnt; always @(posedge clk or negedge rst_n) begin if (rst_n == 1b0) cnt = 3b0; else if (cnt == 3b101) // 0~5 cnt = 3b0; 等占空比任意整数分频器 module div( clkin, rst_n, clkout1,//2分频 clkout2,//2的n次方分频 clkout3,//偶数倍（2J）分频 clkout4, clkout5, clkout6//奇数倍(2K+1)分频 ); input clkin;//50MHz input rst_n; output reg clkout1; output clkout2; output reg clkout3; output reg clkout4; output reg clkout5; output clkout6; //counter reg[7:0] cnt1; reg[7:0] cnt2; reg[7:0] cnt3; reg[7:0] cnt4; //最简单的2分频 always@( posedge clkin or negedge rst_n ) begin if(!rst_n) clkout1 = 0; else clkout1 = ~clkout1; end //2的n次方分频 /* 2 0010 4 0100 8 1000 ... */ parameter I = 2;//实现4分频 4=2^I I=2 always@( posedge clkin or negedge rst_n ) begin if(!rst_n) cnt1 = 0; else cnt1 = cnt1 + 1b1; end assign clkout2 = cnt1[I-1]; //偶数倍（2J）分频 //计数器计到一半时，输出时钟翻转，计数器复位 parameter J = 3;//实现6分频 6=2M J=3 always@( posedge clkin or negedge rst_n ) begin if(!rst_n) begin clkout3 = 0; cnt2 = 0; end else begin if(cnt2==J-1) begin clkout3 = ~clkout3; cnt2 = 0;end else cnt2 = cnt2 + 1b1; end end //奇数倍(2K+1)分频 经典面试题 分别利用上升沿和下降沿触发产生两个占空比为(K+1)/(2K+1)的时钟， 再将两个时钟进行逻辑与操作，得到奇数倍分频的时钟 parameter K = 5;//实现11分频 11=2K+1 K=5 //上升沿计数器 always@( posedge clkin or negedge rst_n ) begin if(!rst_n) begin cnt3 = 0; end else begin if(cnt3==2*K) cnt3