空调系统状态机的设计.docVIP

《EDA技术实用教程》 设计报告 题 目： 空调系统状态机的设计 学 院： 电子信息与电气工程学院 专 业:__________________________ 班 级：________________________ 姓 名： _______________________ 　 学 号： _____________________________ 2016 年6月25日 引言： Verilog HDL 作为当今国际主流HDL语言在芯片的前端设计中有着广泛的应用它的语法丰富成功地应用于设计的各个阶段建模、仿真、验证和综合等可综合是指综合工具能将 Verilog HDL 代码转换成标准的门级结构网表因此代码的描述必须符合一定的规则。大部分数字系统都可以分为控制单元和数据单元两个部分控制单元的主体是一个状态机它接收外部信号以及数据单元产生的状态信息产生控制信号因而状态机性能的好坏对系统性能有很大的影响。有许多可综合状态机的 Verilog 代码描述风格不同代码描述风格经综合后得到电路的物理实现在速度和面积上有很大差别。优秀的代码描述应当易于修改、易于编写和理解有助于仿真和调试并能生成高效的综合结果。 三、设计过程规划 1、用温度传感器（用两位拨码开关模拟）采集温度，并转换。 2、通过两个拨码开关控制显示TOO HOT、TOO COOL和JUST_RIGHT这三种空调状态。 3、显示TOO HOT的时候，灯1亮，同时蜂鸣器开始报警。显示TOO COOL的时候灯2亮，同时蜂鸣器开始报警。 4、通过另外两个拨码开关控制制冷和制热两种状态。制冷的时候，显示COOL 为1，蜂鸣器停止报警。制热的时候，显示HEAT 为1，蜂鸣器停止报警。 四、设计步骤与实现 1、新建工程 如下图：a 图 b 图 c 图 d图 a图 b图 C图 d图 2、新建 Verilog HDL file （1）新建: 3、在新建Veriog HDL file里编写相应的程序并命名为lcd2004.v 4、以上lcd2004.v封装成模块lcd2004.bsf 5、建立新的Verilog HDL file 并命名为fre_div.v. 6、fre_div.v封装成模块fre_div.bsf. 7、建立原理图并命名为TOP.bdf 8、引脚分配 9、 编译执行 10、实验箱上实现。 太热状态：TOO_HOT 制冷状态：TOO_HOT COOL1 太冷状态：TOO_COLD 制热状态：TOO_COLD HEAT1 适中状态：JUST RIGHT 整体试验箱连接显示 设计心得 本次课程设计，选题：空调系统状态自动机的设计。为了能够完美又有效率的完成本次设计，我们进行分工合作。由于平时大家都是学理论，没有过实际开发设计的经验，拿到的时候都不知道怎么做。但通过各方面的查资料并学习。我们基本学会了空调系统状态自动机设计的步聚和基本方法。分组工作的方式给了互相合作的机会，提高了与人合作的意识与能力。通过这次设计实践。学会了空调系统状态自动机的基本编程方法，对空调系统状态自动机的工作原理和使用方法也有了更深刻的理解。在对理论的运用中，提高了我们的工程素质，在没有做实践设计以前，我们对知道的掌握都是思想上的，对一些细节不加重视，当我们把程序结合到试验箱调试的时候，问题出现了，不是不能运行，就是运行的结果和要求的结果不相符合。能过解决一个个在调试中出现的问题，我们对空调系统状态自动机的理解得到加强，看到了实践与理论的差距。通过合作，我们的合作意识得到加强。合作能力得到提高。上大学后，很多同学都没有过深入的交流，在设计的过程中，我们用了分工与合作的方式，互相负责一定的部分，同时在一定的阶段共同讨论，以解决分工中个人不能解决的问题，在交流积极发言，和提出意见，同时我们还向别的同学请教。在此过程中，每个人都想自己的方案得到实现，积极向同学说明自己的想法，通过比较选出