第二章16位和32位微处理器 后续部分.pptVIP

4. 实地址方式的地址转换 主存空间1MB（＝220 B）：00000H～FFFFFH 程序设计时分段管理，但有两个限制： 每个段最大为64KB 段只能开始于低4位地址全为0的物理地址处 逻辑地址＝段地址∶偏移地址 16位段寄存器保存20位段起始地址的高16位 偏移地址也用16位数据表示 物理地址＝段地址×16＋偏移地址 左移二进制4位（十六进制1位） 示意图 实地址存储模型的逻辑地址和物理地址 返回 微机原理与接口技术－－基于IA-32处理器和32位汇编语言·第4版 * 第9章 处理器性能提高技术 * 微 机 原 理 与 接 口 技 术 · 第 4 版 32位微处理器Pentium的先进技术 9.1 精简指令集计算机技术 精简指令集计算机技术起源 向量巨型机CRAY-I：精简指令、面向寄存器操作 IBM 801小型机：单周期固定格式指令、高速缓冲存储器以及编译技术相结合 RISC-I：第一个精简指令集计算机处理器芯片 在高档的工程工作站得到广泛应用 必威体育精装版开发的处理器普遍采用精简指令集计算机设计思想 Simple but elegant 9.1.1 复杂指令集和精简指令集 复杂指令集计算机CISC 指令系统丰富、程序设计方便、程序短小、执行性能高 处理器硬件复杂，不易使用先进的流水线技术，导致其执行速度和性能难以进一步提高 精简指令集计算机RISC 指令系统很简单，只有少数简单、常用的指令 处理器硬件简单，比较方便地实现优化 80%和20%规律 处理器性能公式 处理器执行时间＝IC×CPI×T IC＝程序的指令条数 CPI＝执行每条指令所需的平均时钟周期数 T＝每个时钟周期的时间（时钟频率的倒数） 处理器执行程序时间越少，计算机性能越高 减少时钟周期时间T，即提高时钟频率 CISC通过使用复杂指令减少IC RISC使用简单指令减少CPI 相互借鉴、共同提高 9.1.2 RISC技术的主要特点 指令条数较少 寻址方式简单 面向寄存器操作 指令格式规整 单周期执行 先进的流水线技术 编译器优化 …… Load-Store结构 10.1 超标量技术 标量（Scalar）数据：仅含一个数值的量 向量（Vector）数据：具有多个数值的量 标量处理器：进行单值数据操作的处理器 向量处理器：进行向量数据操作的处理器 超标量Superscalar技术 提高标量指令的执行性能而设计的处理器 常用指令可以同时启动，并相互独立地执行 10.1.1 并行性概念 并行性：在同一个时刻或同一段时间内处理（完成）多个（两个或两个以上）任务 同时性：同一个时刻发生的并行性 并发性：同一段时间内发生的并行性 并行性存在于计算机系统的各个层次 指令级并行：多条指令之间的并行 线程级并行：多个线程或进程之间的并行 多处理器系统：多个处理器之间的并行 提高并行性的3种技术途径（路线） 时间重叠＝时间并行 将一套硬件设备分解成多个可以独立使用的部分，多个任务在时间上相互错开，重叠使用同一套硬件设备的各个部件 资源重复＝空间并行 通过重复设置资源、尤其是硬件资源，使得多个任务可以同时被处理 资源共享 多个任务按一定时间顺序轮流使用同一套硬件设备 10.1.2 Pentium的超标量指令流水线 类似80486的5级流水线 后3级可以在两个流水线同时进行 V流水线 U流水线 地址生成D2 地址生成D2 指令预取PF 指令译码D1 执行EX 执行EX 回写WB 回写WB 10.1.3 Pentium的动态分支预测 32位 32位 2位 转移指令地址 目标指令地址 历史 不分支 历史：11 预测：分支 历史：10 预测：分支 分支 不分支 历史：01 预测：分支 分支 不分支 历史：00 预测：不分支 分支 不分支 新项 分支 发生分支的移动方向 不发生分支的移动方向 9.2 指令流水线技术 洗衣房的流水作业 三个阶段： 1. 水洗(30) 2. 烘干(40) 3. 熨烫(20) A B C D 6 PM 7 8 9 任 务 顺 序 时间 30 40 40 40 40 20 9.2.1 指令流水线 取指 执行 取指 译码 执行 取指 译码 地址 执行 回写 S1 S2 S3 S4 S5 指令读取 指令译码 地址计算 指令执行 结果回写 1. 流水线思想 指令流水线技术：把执行指令这个过程分解成多个子过程，执行指令的功能单元也设计成多个相应的处理单元，多个子过程在多个处理单元并行操作，同时处理多条指令 没有减少每个指令的执行时间 有助于减少整个程序（多条指令）的执行时间 指令流水线开始需要“填充时间（Fill）”，最后有一个“排空时间（Drain）” 要发挥流水线效率需要连续不断地处理指令 时空图 指令流水线的时空图 返回 执行N条指令 串行顺序执行方式：5