《电子设计自动化EDA技术》课程设计报告——自动电子钟.docVIP

《电子设计自动化EDA技术》课程设计报告——自动电子钟.doc

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
电子设计自动化EDA技术课程 设计报告 题 目: 自动电子钟 姓 名: 院 系: 专 业: 学 号: 指导教师: 完成时间: 年 月 日 题目要求 1.用24小时制进行时间显示; 2.能够显示小时、分钟; 3.每秒钟要有秒闪烁指示; 4.上电后从“00:00”开始显示。 设计题目 自动电子钟 设计过程 (包括:设计方案`上机设计与仿真结果`硬件实验方案,及实验结果`收获`和体会) 程序由1s信号进程、60s计数进程、60min计数进程、24小时计数进程以及显示控制进程组成。先有clk时钟信号产生1s信号,60计数进程通过1s时钟信号实现60秒计数。60min计数进程由1s时钟触发在60s计数进程控制下计数,24小时计数器由1s时钟触发在60s、60min计数进程控制下计数。最后通过显示部分输出。在时、分、秒进程中clr=‘0’时输出为0,因此,在正常计数时,clr=‘1’。 系统仿真等见后。 评定成绩 指导教师评语 课程设计等级 目录 1 课程设计题目内容与要求………………………4 1.1 设计内容…………………………………4 1.2 具体要求……………………………………4 2系统设计…………………………………………4 2.1 设计思路 2.2 系统原理(包含:框图等阐述)与设计说明内容 3 系统实现……………………………………………6 注:此部分阐述具体实现,包含主要逻辑单元`模块`源代码等内容 4 系统仿真…………………………………………10 5硬件验证(操作)说明………………………………11 6 总结………………………………………………12 7参考书目……………………………………………12 课程设计题目内容与要求 1.1设计内容 利用各种计数器构成十进制、六十进制、十二进制等。 设计一个具有显示功能的自动电子钟,具有24小时计数 能用低位的进位输出构成高位的计数脉冲。 并能有数字显示。 1.2具体要求 1.用24小时制进行时间显示; 2.能够显示小时、分钟; 3.每秒钟要有秒闪烁指示; 4.上电后从“00:00”开始显示。 2.系统设计 2.1 设计思路 通过设计要求,可以分三步来实现: (1)时钟产生部分 这部分是实验板上的石英晶体(32768Hz)分频后的 8 Hz标准信号,作为一秒信号的输入信号。 (2)设定计数部分 这部分包含两个六十进制计数器和一个二十四进制计数, 主要用来实现时分秒和产生6位时间信号, 当clr=‘1’时进入时分秒计数状态。 当clr=‘0’时,输出信号为零。 (3)显示部分 显示部分包括一个多路选择器led、row,一个六进 制计数器、一个段译码器和一个位译码器。主要是将 设定计数部分产生的6位时间信息送给LED显示出 来。Scanclk是六进制计数器的计数脉冲,在该计数脉冲 的驱动下,六进制计数器的6个状态000B~101B按顺 序循环变化,其输出为q[2.0]。该q[2.0]经译码电路 7段译码后产生选通6位数码管之一的scanclk 信号。与此同时,q[2.0]还作为数据选择电路led、row 的选择信号,选择对应位的数据。由于六进制计数 器循环计数。 2.2 系统原理(包含:框图等阐述)与设计说明内容 进程P1将8Hz标准信号分频后,产生1s脉冲信号clk1. 进程P2描述60s计数器,输出秒十位和个位的BCD码。 进程P3描述60min计数器,根据秒计数器的输出值,输出分钟十位和个位的BCD码。 进程P4描述12h计数器,根据秒计数器和分钟计数器的输出值,输出小时十位和个位的BCD码。 进程P5和进程P6根据进程产生LED数码管的位选择信号,从小时、分钟和秒中,选择一个BCD码给7段译码器。 3 .系统实现 程序由1s信号进程、60s计数进程、60min计数进程、24小时计数进程以及显示控制进程组成。先有clk时钟信号产生1s信号,60计数进程通过1s时钟信号实现60秒计数。60min计数进程由1s时钟触发在60s计数进程控制下计数,24小时计数器由1s时钟触发在60s、60min计数进程控制下计数。最后通过显示部分输出。在时、分、秒进程中clr=‘0’时输出为0,因此,在正常计数时,clr=‘1’。 源程序: library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity watch is port(clk,scan

您可能关注的文档

文档评论(0)

ze122230743 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档