课程设计--数字电子钟.pptVIP

图10.4.12给出了石英晶体的外形、符号和电抗频率特性。 CLK校 分进位 A CLK时 CLK校 秒进位 B CLK分 CLK校 1HZ信号 C CLK秒 CLK校 分进位 A CLK时 秒进位 B CLK分 1HZ秒脉冲 C CLK秒 * * 课程设计 数 字 电 子 钟 四、石英晶体多谐振荡器 图10.4.12 由电抗频率特性可知，当外加电压频率为fo 时，其阻抗最小，此频率的信号最易通过，其他频率被衰减，故振荡器的工作再频率fo处。 四、石英晶体多谐振荡器（P488） 四、石英晶体多谐振荡器 常用晶振: 32768 Hz = 215 Hz 4.194304 M Hz = 223 Hz 用两个多谐振荡器可以组成如图的模拟声响电路 五、多谐振荡器的应用 4 8 1 6 2 3 5 7 R1 C 555 uo VCC R21 R28 S8 S1 简易电子琴就是通过改变R2 的阻值来改变输出方波的周期 , 使外接的喇叭发出不同的音调 。 电子琴电路 题目 ：数字电子钟 1．设计目的 （1）培养学生设计、调试常用数字电路小系统的能力。 （2）提高学生应用计数器自功能扩展、级联方法的能力。 （3）提高学生对计数、译码、显示系统的设计能力 数字电子钟 2、设计要求： 1、设计一个具有“时”、“分”、“秒”的十进制数字显示（“时”从00~23）的电子钟。 2、具有校时功能。 3、用中、小规模元件实现所选定的电路。 4、画逻辑电路图并写出设计总结报告。 　 画出的逻辑电路图和写出的设计总结报告 如果字、图不清楚不整洁成绩为不及格。 数字电子钟 数字电子钟 3．仪器设备与元器件 （1）直流稳压电源 1台 （2）信号发生器 1台 （3）集成电路 参考元器件（见实验指导书P114） 74LS160 同步十进制加法计数器 6片 74LS00 四2输入与非门 3片 74LS32 四2输入或门 1片 74LS08 四2输入与门 1片 74LS20 二4输入与非门 1片 74LS112 双JK型下降沿触发器 1片 CD4511 BCD七段译码/驱动/锁存器 6片 BS202 数码显示器 6片 最后的元器件由设计结果统计列出 数字电子钟 一、数字电子钟的基本组成原理： 数字电子钟一般由振荡器、分频器、计数器、译码器、显示器等几部分组成。这些电路都是数字电路中应用最广的基本电路 。 数字电子钟 译码器 计数器 振荡器 分频器 显示器 校准电路 数字电子钟的基本框图为： 译码器 译码器 译码器 译码器 译码器 译码器 计数器 (时十位) 计数器 (时个位) 计数器 (分十位) 计数器 (分个位) 计数器 (秒十位) 计数器 (秒个位) 校时控制 振荡器 分频器 振荡器产生的时钟信号送到分频器，分频器将时钟信号分频成每秒一次的方波作为秒信号。 秒信号 译码器 译码器 译码器 译码器 译码器 译码器 计数器 (时十位) 计数器 (时个位) 计数器 (分十位) 计数器 (分个位) 计数器 (秒十位) 计数器 (秒个位) 校时控制 振荡器 分频器 秒信号送入计数器进行计数，并把累计的结果以“时”、“分”、“秒”的数字显示出来。 译码器 译码器 译码器 译码器 译码器 译码器 计数器 (时十位) 计数器 (时个位) 计数器 (分十位) 计数器 (分个位) 计数器 (秒十位) 计数器 (秒个位) 校时控制 振荡器 分频器 “秒”的显示电路由两级计数器和译码器组成的六十进制计数电路实现。 “分”的显示电路与“秒”的相同。 译码器 译码器 译码器 译码器 译码器 译码器 计数器 (时十位) 计数器 (时个