- 1、本文档共65页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
【例10-11】求平均电路 ... PROCESS BEGIN WAIT UNTIL clk =1; ave = a; WAIT UNTIL clk =1; ave = ave + a; WAIT UNTIL clk =1; ave = ave + a; WAIT UNTIL clk =1; ave = (ave + a)/4 ; END PROCESS ; 【例10-12】同步复位功能电路 PROCESS BEGIN rst_loop : LOOP WAIT UNTIL clock =1 AND clock’EVENT; -- 等待时钟信号 NEXT rst_loop WHEN (rst=1); -- 检测复位信号rst x = a ; -- 无复位信号,执行赋值操作 WAIT UNTIL clock =1 AND clock’EVENT; -- 等待时钟信号 NEXT rst_loop When (rst=1); -- 检测复位信号rst y = b ; -- 无复位信号,执行赋值操作 END LOOP rst_loop ; END PROCESS; 【例10-13】8位锁存器 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY shifter IS PORT ( data : IN STD_LOGIC_VECTOR (7 DOWNTO 0); shift_left: IN STD_LOGIC; shift_right: IN STD_LOGIC; clk: IN STD_LOGIC; reset : IN STD_LOGIC; mode : IN STD_LOGIC_VECTOR (1 DOWNTO 0); qout : BUFFER STD_LOGIC_VECTOR (7 DOWNTO 0) ); END shifter; ARCHITECTURE behave OF shifter IS SIGNAL enable: STD_LOGIC; BEGIN PROCESS BEGIN WAIT UNTIL (RISING_EDGE(clk) ); --等待时钟上升沿 IF (reset = 1) THEN qout = ELSE CASE mode IS WHEN 01 = qout=shift_right qout(7 DOWNTO 1);--右移 WHEN 10 = qout=qout(6 DOWNTO 0) shift_left; --左移 WHEN 11 = qout = data; -- 并行加载 WHEN OTHERS = NULL; END CASE; END IF; END PROCESS; END behave; 10.1.8 子程序调用语句 调用过程的语句格式如下: 过程名[([形参名= ]实参表达式 { ,[形参名= ]实参表达式}) ]; 1、过程调用 一个过程的调用将分别完成以下三个步骤: (1)将IN和INOUT模式的实参值赋给欲调用的过程中与它们对应的形参 (2)执行这个过程; (3)将过程中IN和INOUT模式的形参值返回给对应的实参。 【例10-14】给3个数排序 PACKAGE data_types IS -- 定义程序包 SUBTYPE data_element IS INTEGER RANGE 0 TO 3 ;-- 定义数据类型 TYPE data_array IS ARRAY (1 TO 3) OF data_element; END data_types; USE WORK.data_types.ALL; --打开以上建立在当前工作库的程序包data_type
文档评论(0)