MAX PLUS_II_编程.pptxVIP

七、上机实习指导1、用纯原理图方式设计1位全加器2、用纯文本方式设计4位二进制加法计数器3、用纯文本与原理图混合方式 设计译码显示计数器杭州康芯电子MAX+PLUSII开发环境WHAT A BIGAREA！杭州康芯电子ALTERA EDA工具发展情况杭州康芯电子PLD/EDA工具功能发展情况FIRST GENERATIONDesign MethodsEquationsSchematicsOperating EnvironmentDOSASCII GraphicsTHIRD GENERATIONDesign MethodsAHDLVHDL, Verilog HDLOperating EnvironmentWindowsUNIXWindows GraphicsSECOND GENERATIONDesign MethodsSchematicsEquationsAHDLOperating EnvironmentDOSDirect GraphicsPerformance/Features198519881991杭州康芯电子一个全面集成的 CPLD 开发系统提供与器件结构无关的开发环境支持 所有的 Altera产品(所有器件使用一个库)广泛满足设计需求设计输入综合布局和布线 (装入)仿真定时分析器件编程提供广泛的联机帮助支持多种平台 ( PC机和工作站 )支持多种 EDA软件和标准杭州康芯电子什么是MAX+PLUS II?设计输入设计编译 验证和编程EDIFVerilogVHDLSDF标准 EDA设计输入:标准的 EDA设计验证方式:EDIFLPM及其他CadenceMentor GraphicsOrCADSynopsysViewlogic其他输入方式CadenceMentor GraphicsLogic ModellingSynopsysViewlogic其他方式MAX+PLUS II 编译器设计规则检查图形设计输入定时仿真逻辑综合装入器件文本设计输入(AHDL, VHDL, Verilog HDL)功能仿真多多器件划分波形设计输入Design Entry多器件仿真自动错误定位分层设计输入定时分析定时驱动编译版图编辑器件编程MAX+PLUS II 能做什么?在一个独立的环境下运行杭州康芯电子Altera的门阵列转换工具包LMFTDFVerilog HDL 和VHDL 设计文件MAX系列FLEX系列Classic系列MAX+PLUS II标准 EDAHDL文件EDIF标准 EDA原理图Verilog HDLVHDLEDIFSDF标准 EDA仿真器与其他 EDA工具良好接口杭州康芯电子其他功能工程设计的构成顶层设计编译器可以直接读取某些顶层设计EDIF网表文件VHDL网表文件Xilinx网表文件使用图形编辑器将OrCAD编辑的原理图保存为.gdf文件子设计 (下层模块)EDIF格式、 VHDL文件、 OrCAD原理图和Xilinx文件创建符号或者嵌入文件在图形编辑器里嵌入符号或者在文本编辑器里嵌入文件其他的知识产权文件JEDEC文件、 ABEL文件和 PALASM文件转换工具在 Altera公司的ftp服务器上杭州康芯电子第三方 EDA设计文件(.edf, .sch, .xnf)映射文件(.lmf)功能仿真网表文件(.snf)MAX+PLUS II 编译器MAX+PLUS II设计文件(.gdf, .tdf, .vhd)编译器网表提取模块 （包含各种网表的阅读器）数据库生成模块逻辑综合模块定时仿真网表文件(.snf)功能、定时或链接 SNF提取模块划分模块装入模块指定和配置信息(.acf)EDIF、 VHDL 和Verilog Netlist生成模块装配模块设计医生编程文件(.pof, .sof, .jed)第三方 EDA仿真和定时文件(.edo, vo, vho, sdo)杭州康芯电子编译器的输入和输出文件设计文件支持文件MAX+PLUS II符号编辑器MAX+PLUS II波形编辑器.gdf.wdf.symMAX+PLUS II图形编辑器MAX+PLUS II文本编辑器.tdf.vhd.incMAX+PLUS II用户.sch第三方 EDA工具.edf.lmf.xnf设计输入总结杭州康芯电子MAX+PLUS II 的操作环境工具栏提供常用功能的快速启动工程路径和工程名称“MAX+PLUS II” 菜单使你访问到MAX+PLUS II的所有功能“Help”菜单为你提供联机帮助状态提示条简要描述被选中的菜单命令和工具栏按钮杭州康芯电子修改设计MAX+PLUSII设计流程设计说明书设计输入编译设计文件综合、适配与优化定时验证，时序仿真器件编程应用系统硬件测试应用系统投产杭州康芯电子设计输入多种设计输入方法MAX+PLUS II原理图设计输入文