毕业设计（论文）-verilog语言随机存储器的应用探讨与实践.doc

. 摘 要 Verilog是一种用于数字逻辑电路设计的语言。它既是一种行为描述语言，也是一种结构描述语言。也就是说，既可以用电路的功能描述也可用元器件和它们之间的连接来建立所设计电路的verilog模型。本次设计就是以 verilog语言为设计工具，它是在现场可编程门阵列（FPGA）上实现的。软件环境是xilinx的ISE8连接modisim. 本文主要是对可编程逻辑器件—随机存储器的应用探讨与实践,主要讲了与毕设有关的verilog语言，ISE开发环境及随机存储器程序在ISE上的模拟过程。 主要工作有： 1.熟悉随机存储器的工作过程及其构造； 2.用verilog语言编写模拟程序。 3.在ISE上对程序进行编译模拟结果 关键词:verilog,现场可编程门阵列,随机存储器 ABSTRACT Verilog is a language which used in the numeral logic circuit design. It is a kind of behavior description language. And it is also a kind of structure description language. In other words, the verilog model of the designed circuit can be established by the circuit function description and the connection between components. This design took verilog language as the design tool and implemented on FPGA. The software environment is the connection between xilinx ISE6 and modisim. This paper mainly discussed the programmable logical component (random memory). The verilog language, ISE development environment and random memory programs during the simulation process on ISE which related to graduate design in it. The main work included: 1.familiared with the work process and its structure of random memory. 2.made simulation programs with verilog language. 3.compiled analogue results of programs on ISE. Key words: verilog, FPGA, Random memory 目录 第一章 前言 5 1.1研究背景,目的: 5 1.2论文的主要工作 5 1.3论文的组织 5 第二章verilog HDL 6 2.1 Verilog语言简介 6 2.2verilog HDL历史 6 2.3设计流程 7 2.4verilog语言语法: 7 2.4.1端口 7 2.4.2常量 7 2.4.3变量 8 2.5 Verilog代码编写风格： 8 2.6与Verilog语言相关的HLD介绍 10 2.6.1 ASIC技术的发展 10 2.6.2 HLD符合目前对电路的两个要求 11 2.6.3 电路设计方法 11 2.6.4 电路设计应该采用的方法 11 2.7 Verilog语言的主要能力 11 第三章FPGA简介 13 3.1FPGA的概念 13 3.2FPGA的基本特点 13 3.3FPGA的工作原理 13 3.4FPGA设计流程 13 3.4.1功能仿真 14 3.4.2逻辑综合 15 3.4.3前仿真 15 3.4.4布局布线 16 3.4.5后仿真 16 3.5 FPGA前景 17 3.6FPGA常用器件介绍 17 3.6.1固定功能器件 17 3.6.2可编程器件 18 3.6.3可重编程器件 18 3.6.4可重配置器件 18 3.6.5可复用器件 18 3.6.6可升级器件 18 第四章随机存储器 19 4.1随机存储器的组成 19 4.1.1存储体 19