FPGA及其应用cht0102.pptVIP

几大PLD生产厂家 最大的PLD供应商之一 FPGA的发明者，最大的PLD供应商之一 ISP技术的发明者 提供军品及宇航级产品 PLD器件的分类－－按集成度 低密度 PROM,EPROM,EEPROM,PAL,PLA,GAL 只能完成较小规模的逻辑电路 高密度，已经有超过1000万门的器件 EPLD ,CPLD,FPGA 可用于设计大规模的数字系统，集成度高，甚至可以做到SOC（System On a Chip） PLD器件的分类－－按结构特点 基于与或阵列结构的器件－－阵列型 PROM，EEPROM，PAL，GAL，CPLD CPLD的代表芯片如：Altera的MAX系列 基于门阵列结构的器件－－单元型 FPGA PLD器件的分类－－按编程工艺 熔丝或反熔丝编程器件－－Actel的FPGA器件 体积小，集成度高，速度高，易加密，抗干扰，耐高温 只能一次编程，在设计初期阶段不灵活 SRAM－－大多数公司的FPGA器件 可反复编程，实现系统功能的动态重构 每次上电需重新下载，实际应用时需外挂EEPROM用于保存程序 EEPROM－－大多数CPLD器件 可反复编程 不用每次上电重新下载，但相对速度慢，功耗较大 数字电路的基本组成 任何组合电路都可表示为其所有输入信号的最小项的和或者最大项的积的形式。 时序电路包含可记忆器件（触发器），其反馈信号和输入信号通过逻辑关系再决定输出信号。 PLD的逻辑符号表示方法 PROM结构 与阵列为全译码阵列，器件的规模将随着输入信号数量n的增加成2n指数级增长。因此PROM一般只用于数据存储器，不适于实现逻辑函数。 EPROM和EEPROM PLA结构 PLA的内部结构在简单PLD中有最高的灵活性。 PAL结构 与阵列可编程使输入项增多，或阵列固定使器件简化。 或阵列固定明显影响了器件编程的灵活性 GAL结构 GAL器件与PAL器件的区别在于用可编程的输出逻辑宏单元（OLMC）代替固定的或阵列。可以实现时序电路。 GAL器件的OLMC(Output Logic Macro Cell) 每个OLMC包含或阵列中的一个或门 组成： 异或门：控制输出信号的极性 D触发器：适合设计时序电路 4个多路选择器 * * 第一部分 FPGA结构特点 第一部分 FPGA结构特点 第一部分 FPGA结构特点 第一部分 FPGA结构特点 第一部分 FPGA结构特点 与门 乘积项 第一部分 FPGA结构特点 第一部分 FPGA结构特点 实现的函数为： 固定连接点 （与） 编程连接点 （或） 第一部分 FPGA结构特点 第一部分 FPGA结构特点 第一部分 FPGA结构特点 AnBnCn AnBnCn AnBnCn AnBnCn AnBn AnCn BnCn 用PAL实现全加器 逻辑宏单元 OLMC 输出使能选择 反馈信号选择 或门控制选择 输出选择 * * * *