ISE 11.1 使用说明_吴体龙.pptVIP

基于 Xilinx XST 的综合 * 基于 ISE 的仿真 代码编写完毕后，需借助于测试平台来验证所设计的模块是否满足要求。ISE 提供了两种测试平台的建立方法，一种是使用 HDL Bencher 的图形化波形编辑功能编写，另一种就是利用 HDL语言。后者使用简单、功能强大。 基于 Verilog 语言建立测试平台：首先在工程管理区将“Sources for”设置为Behavioral Simulation，在任意位置单击鼠标右键，并在弹出的菜单中选择“New Source”命令，然后选中“Verilog Test Fixture”类型，输入文件名，再点击“Next”进入下一页。选择要仿真的文件，点击“Next”后进入下一页，直接点击“Finish”按键，ISE 会在源代码编辑区自动显示测试模块的代码;代码编写完成后双击工程管理区 ISE Simulator，若仿真成功，则如图所示： * 基于 ISE 的实现 实现（Implement）是将综合输出的逻辑网表翻译成所选器件的底层模块与硬件原语，将设计映射到器件结构上，进行布局布线，达到在选定器件上实现设计的目的。 实现主要分为 3 个步骤：翻译（Translate）逻辑网表，映射（Map）到器件单元与布局布线（Place Route）。 * 基于 ISE 的实现 After you generate a netlist, you can implement the design. There are several outputs of implementation, which include: reports, timing simulation netlists, floorplan files, FPGA editor files, and more. When you take a closer look at the implementation phase, you realize it is more than just place route. Implementation includes many phases. The Translate phase is where you merge multiple design files into a single netlist. The Map phase is where you group logical symbols from the netlist (gates) into physical components (slices and IOBs). The Place Route phase is where you place components onto the chip, connect the components, and extract timing data into reports. * 基于 ISE 的硬件编程 生成二进制编程文件并下载到芯片中——硬件编程和下载，是 FPGA 设计的最后一步。生成编程文件在 ISE 中的操作非常简单，在过程管理区中双击 Generate Programming File选项即可完成，完成后则该选项前面会出现一个打钩的圆圈，如图 所示。生成的编程文件放在 ISE 工程目录下，是一个扩展名为.bit 的位流文件。 * 基于 ISE 的硬件编程 设计的最后一步——下载。双击过程管理区的 Generate Programming File选项下面的 Configure Device（iMPACT）项，然后在弹出的 Configure Device 对话框中选取合适的下载方式，ISE 会自动连接 FPGA 设备。 * * 以上为一个完整的 FPGA 设计开发流程。 请注意：ISE 的功能强大，以上介绍只是其中最基本的操作，更多的内容和操作需要通过阅读 ISE 在线帮助来了解，诸多工具的使用也需要在大量的实际实践中来熟悉。 * * Xilinx ISE 11.1使用说明 内容简介 FPGA开发简介 概述与结构 开发工具 开发流程 Xilinx ISE 11.1 使用 ISE 套件的介绍与安装 HDL 代码输入 基于 ISE 的开发流程 * FPGA 开发简介 概述与结构 开发工具 开发流程 * FPGA 概述 * FPGA 指 Field Programmable Gate Array，即现场可编程门阵列。它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是专用集成电路（ASIC）领域中的一种半定制电路,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。 FPGA 结构 *