组合逻辑电路分析与设计实验报告汇总.docVIP

实验二 组合逻辑电路分析与设计 一、 实验目的1.掌握组合逻辑电路的分析方法与测试方法2.掌握组合逻辑电路的设计方法。二、实验预习要求1.熟悉门电路工作原理及相应的逻辑表达式2.熟悉数字集成的引位置及引用途3.预习组合逻辑电路的分析与设计步骤。三、实验原理通常逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。电路在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而与先前的状态无关的逻辑电路称为组合逻辑电路。1．组合逻辑电路的分析过程，一般分为如下三步进行：?? （1）由逻辑图写出输出端的逻辑表达式；????（2）出真值表；????（3）根据对真值表进行分析，确定电路功能。2．组合逻辑电路的一般设计过程为实验1所示。 设计过程中，最简是指电路所用器件最少，器件的种类最少，而且器件之间的连线也最少。 四、实验仪器设备1．实验箱（+5V电源，单脉冲源，连续脉冲源，逻辑电平开关，LED显示，面包板数码管等）；2． 74LS00 2片；74LS86 1片；74LS20 3片。五、内容及方法 1．分析、测试74LS00组成的半加器的逻辑功能。 （1）用74LS00组成半加器，如图实验22所示电路，写出逻辑表达式并化简，验证逻辑关系。（2）列出真值表。????（3）分析、测试用异或门74LS86与74LS00组成的半加器的逻辑功能，自己画出电路，将测试结果填入自拟表格中，并验证逻辑关系。 图实验22 由与非门组成的半加器电路 2．分析、测试全加器电路，用74LS86组成全加器电路如图实验23所示，将测试结果填于真值表内，验证其逻辑关系。????全加和: 图实验23 全加器电路图 Bi Ci-1 Ci+1 Si 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 3．设计：用与非门设计一个表决电路。当四个输入端中有3个或4个1”时输出为1”其步骤（1） 写出真值表。表2.1 真值表 A B C D Z A B C D Z 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 1 0 1 0 0 0 0 1 1 0 1 0 1 1 1 0 1 0 0 0 1 1 0 0 0 0 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 ????（2） 用卡诺图化简。 1 1 1 1 1 化简后的逻辑函数表达式： Z = ABC + BCD + ACD + ABD ????（3） 写出逻辑表达式Z=ABC+BCD+ACD+ABD ????（4） 用与非门构成的逻辑电路图。 图实验24 表决电路逻辑图 4．学生自行设计：设计一个对两个两位无符号二进制数进行比较的电路，根据第一个数是否大于、等于、小于第二个数，使相应的三个输出端中的一个输出为1”。2A1 , B=B2B1。F1表示AB, F2表示A=B, F3表示AB. A2 A1 B2 B1 F1(AB) F2(A=B) F3(AB) 0 0 0 0 0 1 0 0 0 0 1 0 0 1 0 0 1 0 0 0 1 0 0 1 1 0 0 1 0 1 0 0 1 0 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 0 1 1 1 0 0 1 1 0 0 0 1 0 0 1 0 0 1 1 0 0 1 0 1 0 0 1 0 1 0 1 1 0 0 1 1 1 0 0 1 0 0 1 1 0 1 1 0 0 1 1 1 0 1 0 0 1 1 1 1 0 1 0 由真值表可得： F1 = m4 + m8 + m9 + m12 + m13 + m14 ; F2 = m0 + m5 + m10 + m15 ; F3 = m1 + m2 + m3 + m6 + m7 + m11 ; （2）卡诺图化简 由卡诺图可得出逻辑表达式为： F1 = A2B2 + A2A1B1 + A1B2B1 ; F2 = A2A1B2B1 + A2A1B2B1 + A2A1B2B1 + A2A1B2B1 ; F3 = A2B2 + A2A1B1 + A1B2B1 ； （3）用与非门构成的逻辑电路图。六、实验报告1.整理实验数据并填表，对实验结果进行分析。74LS00组成的半加器的逻辑功能测试用异或门74LS86与74LS00组成的半加器的逻辑功能用与非门设计一个表决电路74LS20测试其当四个输入端中有3个或4个1”时输出为1”的逻辑功能时，由真值表和化简后的逻辑