SDRAM工作原理推荐.pptVIP

SDRAM详解 SDRAM: Synchronous Dynamic RAM: 同步动态随机存储器 * 一.管脚定义和封装 1.管脚定义： A10/AP:Autoprecharge：预充电控制引脚。 2. 封装：一般为 54Pin-TSOP( thin small out-line package) * 图1：DRAM存储原理示意图 二. SDRAM芯片的内部结构原理即容量 原理：行选与列选信号使存储电容与外界的传输电路导通，从而实现放电（读取）与充电（写入）。 1.SDRAM工作原理： * 2.SDRAM结构： a: SDRAM为随机存储，可以自由指定地址进行读写； b: 芯片一般以4个L-bank (Logic bank）组成，可用（BA0,BA1寻址）； c: L-bank为相应个行R和列C的矩阵； 3. SDRAM芯片容量 =MxW (M:存储单元总数；W:每个存储单元的容量，即芯片位宽) 存储单元总数M=行数（R）x 列数（C）x L-bank 的数量 不同厂家的行数和列数设定并不一样 * 3.SDRAM芯片结构： * 三.SRAM基本操作与内部工作时序 1.芯片初始化 SDRAM逻辑控制单元中有模式寄存器（MR），开机需对其进行初始化操作。 * 2.行有效 在CS#, L-bank定址的同时RAS#处于有效状态，An地址线发送具体的行地址。 * 3.列读写 a: 行地址确定后，对列地址寻址； b: A0-A11作为行列地址分时复用，配合CAS#输出列地址； c: 由WE#来控制读写（0时为写，1时为读） d: RAS to CAS Delay (tRCD) ：发送读写命令时必须与行有效命令有一个间隔。单位为时钟周期。 * 4.数据输出/读 a: CL(CAS Latency) CAS潜伏期：从CAS与读取命令发出到第一笔数据输出的这段时间。单位：时钟周期。 b: CAS响应时间快于RAS：一个位宽为n bit 的芯片，行地址要选通n x c（列数为c）个存储体，而列地址只需选通n个存储体。 c: CL的产生原因： 1）存储体中晶体管的反应时间使数据和CAS在同一上升沿触发，至少延后一个时钟周期； 2）tAC (Access time from clock)时钟触发后的访问时间：（由于存储电容小，故信号需经S-AMP放大来保证被识别（事前还要进行电压比较来进行逻辑电平判断）从数据I/O总线上有数据输出之前的一个时钟上升沿开始，数据已传向S-AMP,数据已经被触发，经过一定的驱动时间最终向数据I/O总线传输（小于一个时钟周期）。 * CL(CAS Latency) CAS潜伏期：从CAS与读取命令发出到第一笔数据输出的这段时间。单位：时钟周期。 tAC (Access time from clock)时钟触发后的访问时间：从数据I/O总线上有数据输出之前的一个时钟上升沿开始，数据已传向S-AMP,数据已经被触发，经过一定的驱动时间最终向数据I/O总线传输（小于一个时钟周期）。 * 操作命令表： （H 代表高电平，L 代表低电 平，X 表示高低电平均没有影响）。此表中，除了自刷新命令外，所有命令都是默认 CKE 有 效。 * 5. 信息重写： 1）原本逻辑状态为 1 的电容在读取操作后，会因放电而变 为逻辑0。所以DRAM 为了在关 闭当前行时保证数据的可靠性，要对存储体中原有的信息进行重写。 2）由刷新放大器（注：后来刷新放大器被取消，其功能由S-AMP来完成，因 为在读取时它会保持数据的逻辑状态，起到了一个Cache 的作用，再次读取时由它直接发送 即可，不用再进行新的寻址输出，此时数据重写操作则可在预充电？阶段完成。） 6. 预充电（Pre-charge）： 1) L-Bank 关闭现有工作行，准备打开新行的操作就是预充电（Pre-charge ）。实际上，预充电是一种对工作行中所有 存储体进行数据重写，并对行地址进行复位，同时释放 S-AMP （重新加入比较电压，一般是电容电压的1/2 )。 2）预充电可以通过命令控制，也可以通过辅助设定让芯片在每次读写操作之后自动进行预充电。 * 3） A10的作用：地址线A10 控制着是否进行在读写之后当前L-Bank自动进行预充电。 A10 low, BAn 决定需要被预充电的bank; A10 high 所有的bank进行预充电（允许自动预充电）。 4) tRP（Precharge command Period，预充电有效周期）在发出预充电命令之后，要经过一段时间才能允许发送RAS 行有效命令打开新的工作行，这 个间隔被称为tRP 。 * 图中设定：CL=2、BL=4、tRP=2 。自动预充