第五章 总线精品.ppt

2. USB总线结构 层次化星型结构 只能有一个主机（Host） 通过主控制器与USB设备接口 集成有根集线器提供多个接入点、连接USB设备 集线器（Hub） 专门用于提供额外USB接入点的USB设备 功能设备（Function） 向系统提供特定功能的USB设备 USB接口的鼠标器、键盘、打印机、U盘、MP3播放器、摄像头等 示意图 USB总线结构 返回 3. USB物理接口 USB采用4线电缆点到点连接 D+和D-两根差分信号线用于传送串行数据 VBUS和GND两根为下行设备提供电源 D+为绿色、D-为白色是一对双绞数据线 VBUS为红色、GND为黑色是一对非双绞电源线 上行（Upstream）集线器 连接采用A型接口 下行（Downstream）USB设备 连接采用B型接口 示意图 USB电缆和连接器示意 返回 4. USB总线协议 USB总线协议：在USB总线上传输的信息格式、应答方式等的规定 USB的数据传输有4种 控制传输 批量传输 中断传输 同步传输 USB总线协议具有4类信息包（帧） 标志包（Token） 数据包（Data） 应答包（Handshake） 特殊包（Special） 2. 总线请求和响应引脚 HOLD 总线请求，高电平有效的输入信号 有效时，表示其他总线主控设备申请使用总线 HLDA（HOLD Acknowledge） 总线响应，高电平有效的输出信号 有效时，表示处理器已响应总线请求 总线释放：地址总线、数据总线及具有三态输出能力的控制总线呈现高阻状态 3. 其他引脚 RESET 复位，高电平有效的输入信号 有效时，将迫使处理器回到其初始状态 8086复位后，寄存器CS＝FFFFH，IP＝0000H CLK（Clock） 时钟输入，频率稳定的数字信号 处理器的基本操作节拍 频率的倒数是时钟周期的时间长度 5.3 8086的总线时序 处理器以统一的时钟信号为基准，控制其他信号跟随时钟相应改变，实现总线操作 每个时钟周期，进行不同的操作、处于不同的操作状态（State） T1 T2 T3 T4 8086处理器的基本总线周期：4个时钟周期 4个基本总线周期 读总线周期：存储器读和I/O读 写总线周期：存储器写和I/O写 5.3.1 写总线周期 完成对存储器或I/O端口的一次写操作 T1状态 输出20位存储器地址A19～A0 M/IO*输出高电平，表示存储器操作 或者M/IO*输出低电平，表示I/O操作 ALE输出正脉冲，表示复用总线输出地址 T2状态 输出控制信号WR*和数据D15～D0 T3状态 检测数据传送是否能够完成 T4状态 完成数据传送 MOV mem, imm/reg OUT DX/i8, AL/AX/EAX 示意图 写总线周期时序 返回 等待状态 处理器运行速度远远快于存储器和I/O端口 控制READY信号为低无效，不进入T4状态，插入等待状态Tw Tw状态：引脚信号延续T3时的状态 一个Tw状态的长度是一个时钟周期 在Tw的前沿，继续对READY进行测试 无效继续插入Tw；有效时转入T4状态 示意图 具有一个Tw的存储器写总线周期时序 返回 5.3.2 读总线周期 完成对存储器或I/O端口的一次读操作 T1状态 输出20位存储器地址A19～A0 M/IO*输出高电平，表示存储器操作 或者M/IO*输出低电平，表示I/O操作 ALE输出正脉冲，表示复用总线输出地址 T2状态 输出控制信号RD*，存储器或I/O端口发送数据 T3状态和Tw状态 检测数据传送是否能够完成 T4状态 获取数据，完成传送 MOV reg, mem IN AL/AX/EAX, DX/i8 示意图 读总线周期时序 返回 5.4 奔腾处理器引脚和时序 IA-32处理器具有多代、多款处理器产品 80386DX封装在一个132引脚芯片 80486DX是一个168引脚的芯片 Pentium具有237个引脚 Pentium Pro有387个引脚 2000年的Pentium 4更是达到了423个引脚 处理器的主要引脚——数据总线、地址总线和读写控制总线——几乎相同 后续Pentium产品的引脚不直接面向用户 5.4.1 引脚定义 Pentium采用237引脚的PGA封装 主要是168个引脚 数据信号 地址信号 读写控制信号 …… 其他引脚为数不少 电源正Vcc、电源负Vss（地线） 未连接使用NC等引脚 1. 数据信号 D63～D0（Data） 64位双向数据信号，通过存储总线与主存连接 外部设备采用32位数据信号 DP7～DP0（Data Parity） 8个偶校验位信号 数据信号每8位（1个字节）有一个偶校验位 写数据时，处理器生成偶校验位输出 读数据时，处理器检查是否符合偶校验 校验错，校验检测PCHK*低