异步时序电路的设计方法.pptVIP

　异步时序电路设计　 有限状态机设计方法步 状态机的次态逻辑是组合逻辑 有限状态机的设计步骤： 1.理解问题 2.划分和确定状态机的各个状态，并化简优化 3.列出状态的状态转换图或状态转换表 4. 根据状态转换表用卡诺图求驱动方程（摩尔机）和状态方程（米利机） 5.检查自启动。 6.电路实现。 设计的基础 触发器是时序电路的基础，是构成时序电路的核心。 时序电路也叫有限状态机，也就是说有限状态机是由触发器构成的。 我们学过状态机的次态逻辑是组合逻辑，状态的转换是以组合逻辑来推动的。那么设计状态机主要是设计组合逻辑，那么状态转换表对应着次态逻辑的真值表和卡诺图。 实现状态机的触发器可以是D触发器，也可以JK触发器，或其他触发器，依次态逻辑的最简化而定。有时用JK触发器可以得到最简的次态逻辑。 异步与同步时序电路设计的异同点 不同点： 异步状态机的每个触发器的时钟不一样。同步状态机的每个触发器施加同一时钟。 同步状态机的每个触发器翻转并不是每个有效边沿都翻转。而异步状态机可以在每个有效边沿都翻转一次。 设计异步状态机要为触发器分配时钟。 相同点：电路组成基本一样，次态逻辑是组合逻辑。都可以用状态机的设计方法实现。一个状态机既可以用同步的也可以用异步的电路实现 异步状态机设计的方法 设计方法与同步状态机设计基本相同，步骤基本一样。 不一样的是在求驱动方程和状态方程时要先分配时钟。异步状态机的驱动方程翻转的条件是要与时钟的有效沿。 触发器不应翻转时多余的时钟信号越少越好，这有利于状态方程和驱动方程的化简 通过一个例子来说明异步状态机的设计方法。 异步状态机设计例子。 试设计一个8421编码的异步十进制减法计数器，并要求电路能自启动。 解：8421编码的意思是位权为8421，最高位权为8，十进制计数器的计数数目为0－9，因而其状态转换图也确定了。 将其状态编码为S0,S9,S8,….,S1. 其状态转换图如下； 设计示例 0000 1001 0110 0101 1000 0100 0111 0010 Q3Q2Q1Q0 0011 1111 0001 S0 S9 S8 S7 S6 S5 S4 S3 S2 S1 …. 1010 XXXX /1 /0 /0 /0 /0 /0 /0 /0 /0 /0 状态转换表 现态 现态 现态 现态 次态 次态 次态 次态 Q3n Q2n Q1n Q0n Q3n+1 Q2n+1 Q1n+1 Q0n+1 0 0 0 0 0 1 0 0 1 9 1 0 0 1 1 0 0 0 8 1 0 0 0 0 1 1 1 7 0 1 1 1 0 1 1 0 6 0 1 1 0 0 1 0 1 5 0 1 0 1 0 1 0 0 4 0 1 0 0 0 0 1 1 3 0 0 1 1 0 0 1 0 2 0 0 1 0 0 0 0 1 1 0 0 0 1 0 0 0 0 时钟分配分析 从状态转换表可以观察得到各触发器状态翻转的的时钟。 即从现态或次态的列观察每个触发器的状态改变次数。 如果状态转换表换成时序图（波形图）则更为直观。 时序图 10个时钟周期， Q0翻转5次,选时钟clk0 Q1翻转2次,选时钟Q’0 Q2翻转一次,选时钟为Q’1 Q3翻转一次，选时钟为Q’0 异步时钟配置的 指导原则： 异步时钟信号一定取自触发器的输出Q或互补输出Q’ 逻辑条件具备时，触发器每个时钟周期翻转一次。 通过观察可以配置时钟信号 00 01 11 10 00 1001 0000 0010 0001 01 0011 0100 0110 0101 11 XXXX XXXX XXXX XXXX 10 0111 1000 XXXX XXXX Q3nQ2n Q1nQ0n Q3n+1Q2n+1Q1n+1Q0n+1 规则：无效状态的转向为任意的，但自启动要求无关项能自动转向循环中的状态。具体转向那些状态以卡诺图中得到最简方程为准。 卡诺图 00 01 11 10 00 1 0 0 1 01 1 0 0 1 11 X X X X 10 0 0 X X 00 01 11 10 00 X X X X 01 0 X X X 11 X X X X 10 1 X X X 00 01 11 10 00 0 X X 0 01 1 X X 0 11 X X X X 10 1 X X X 00 01 11 10 00 1 0 0 0 01 0 0 0 0 11 X X X X 10 0 X X Q3n+1 Q2n+1 Q1n+1 Q0n+1 Q3nQ2n Q3nQ2n Q3nQ2n Q3nQ2n Q1nQ0n Q1nQ0n Q1nQ0n Q1nQ0n 1 X 状态方程 Q3不再FF1的有效时钟沿内，取无关项为0 规则：时钟无效时现态输入项是任意项 电路图 如P335面