使用逻辑分析仪调试定时问题.pdfVIP

使用逻辑分析仪调试定时问题 应用文章 介绍 在调试和验证过程中，大部分数字故障可以追溯到信号 完整性问题。在理想世界中，所有的信号应该是未受损 在今天的数字世界，嵌入式系统比以往任何时候都更为 的。模拟信号的上升和下降沿是干净的，没有抖动。数 复杂。使用速度更快、功耗更低的设备和功能更强大的 字信号应该是干净的、快速跳变的、稳定的、有效的逻 逻辑，使得需要考虑信号完整性问题。同时，随着系统 辑电平、准确的时间位置、且没有瞬态变化。然而，随 速度不断提高，很可能出现信号完整性的问题。 着数据传输速率增加，接近这种理想信号变得越来越困 难了。 应用文章 在快速的时钟频率和快速边沿速率，每一个设计细节变 得很重要。许多变化都会影响信号完整性，如：信号路 径的设计，电路板叠层，传输线的影响以及功率分配。 鉴于所有这些变化，在实验室进行信号完整性问题验证 是不可避免的。 当这些问题出现，很可能会遇到数字形式的信号完整性 问题。也就是说，在总线或设备输出的二进制信号将会 有错误的数值。这些错误可能会在逻辑分析仪的波形或 定时分析视图中显示，这些错误可能出现状态层面、甚 至协议层问题。通常都是与时间有关的数字域问题。总 探测点 线竞争、建立和保持违规、亚稳态现象等问题是数字域 的常见问题。所有这些问题都可能导致总线或设备的输 图 1. 在嵌入式系统设计中不同的探针点实例。 出不稳定的信号。 模拟域存在的问题，如：低幅度信号、缓慢或快速转换 探测的考虑 时间、毛刺、串扰和噪声通常都与 电路板或信号终端 具有良好的探测点在整个设计中成功解决问题具有至关 的设计息息相关。显然，数字和模拟信号完整性问题是 重要的作用。有了良好的探测您的信号，可以把不同位 相互关联的。例如，在数字环境中，输入一个缓慢的上 置的信号定时问题相关起来，查看总线的运行情况，并 升时间可能会导致输出脉冲被延迟，这个延迟反过来导 分析硬件和软件接口。探测是获取信号最关键一步，寻 致总线竞争。 找根源问题第一步就是信号的探测。 本应用指南将讨论如何使用逻辑分析仪特点和功能解决 一旦测试点已确定，下一步就是确定使用哪些探头。基 这些定时有关的问题，以快速、方便地找到设计问题的 本规则是: 任何探头需要准确地把信号从被测电路板上 根源。 传送到逻辑分析仪的采集系统。在帮助找到系统中的许 多问题上，逻辑分析仪的探测发挥至关重要的作用。在 大多数嵌入式系统，利用逻辑分析仪测量信号时（特别 是，如果你需要捕获大量的信号，如一个32位地址/数 据总线），专用测试点通常是最实用的测量方法。一种 选择是，在电路板使用方型管脚和通用飞线类型的逻辑 分析仪探头。提供了逻辑分析仪连接到被测系统的一个 方法，但也存在问题，最重要的是，性能将低于其