特性概述移位寄存器ShiftReg.PDFVIP

PSoC® Creator™ Component Datasheet 移位寄存器（ShiftReg） 2.30 特性  移位寄存器长度可调：2 到32 位  同时移入和移出  右移或左移  复位输入强制清零移位寄存器  CPU 或DMA 可读取移位寄存器值  CPU 或DMA 可写入移位寄存器值 概述 移位寄存器（ShiftReg ）组件提供了基于并行寄存器的数据同步移入和移出操作。CPU 或DMA 可 读/写并行寄存器的值。移位寄存器组件提供与标准74xxx 系列逻辑移位寄存器类似的通用功能， 该系列包括：74164、74165、74166、74194、74299、74595 和74597 。在大多数应用中，移 位寄存器组件与其他组件和逻辑配合使用，以创建更高级的特定应用功能，例如用于对移位位数 进行计数的计数器。 在一般的使用中，移位寄存器组件作为2 到32 位长度的移位寄存器使用，在时钟输入的上升沿移 位数据。位移方向可配置。可进行右向移位，即最高有效位（MSB）移入输入端，最低有效位 （LSB）移出输出端；或进行左向移位，即最低有效位（LSB）移入输入端，最高有效位 （MSB）移出输出端。 移位寄存器的值可通过CPU 或DMA 随时写入。当检测到装载（load）输入端的上升沿时，组件 时钟的上升沿会将待处理的数据从FIFO （之前由CPU 或DMA 写入）传输到移位寄存器。当检 测到存储（store ）输入端的上升沿时，组件时钟的上升沿会将当前移位寄存器的值传输到FIFO， 之后可由CPU 读取此值。 装载（load）信号、存储（store ）信号和复位信号的任意组合产生的信号均可触发移位寄存器组 件的中断操作。 赛普拉斯半导体公司• 198 Champion Court • San Jose，CA 95134-1709 • 408-943-2600 Document Number: 001-89803 Rev. *A 修订时间October 25, 2016 移位寄存器（ShiftReg ） PSoC® Creator™ Component Datasheet 何时使用移位寄存器 移位寄存器的一种最常见用法是在串行接口和并行接口之间进行转换操作。这很有用，因为很多 电路以并行方式对比特组进行处理，但串行接口更容易构建。 移位寄存器也可作为简单的延迟电路使用。在大部分情况下，移位寄存器需要配合额外的特定应 用电路，才可以实现用户的应用要求。例如：在发生一些事件之后，计数器或状态机会存储移位 的数据。 移位寄存器的常见用法是在时钟驱动下移入或移出八位数据，就像在SPI 协议中实现的那样。如 果您在构建一个通信协议，请检查Creator 是否已经提供了针对该通信协议的用户组件。 输入/输出接口 本节介绍移位寄存器的各种输入和输出连接。I/O 列表中的星号（* ）表示，在I/O 说明部分中所列 出的情况下，该I/O 可能不可见。 shift_in — 输入* 串行数据移入到移位寄存器最高有效位（MSB）或最低有效位（LSB），这取决于移位方向。如 果选中了Use Shift In （使用移入）复选框，则显示此终端。 装载 （load）— 输入* 装载输入信号触发待处理数据由FIFO （之前由CPU 或DMA 写入到FIFO）到移位寄存器的传 输。在检测到装载上升沿之后，组件时钟的上升沿将触发传输事件。如果选中了Use Load （使用 加载）复选框，则显示此终端。注意，装载脉冲的占空比是任意值；但宽度必须至少为一个组件 时钟周期。在检测到另一个正向沿之前，装载信号必须至少在一个组件时钟周期内保持低电平状 态。 存储（store ）— 输入* 存储输入信号触发当前移位寄存器的值到输出FIFO 的传输。在检测到存储信号上升沿之后，组件 时钟的第一个上升沿触发传输事件。注意，存储脉冲的占空比是任意值；但宽度至少为一个组件 时钟周期。在发生下一个存储事件之前，存储信号至少应在一个组件时钟周期内保持为低电