软件无线电报告 扩频通信基带.doc

软件无线电实验报告 基于 FPGA 的直接序列扩频发射机的设计 姓 名： 学 号： 联系电话： 班 级： 指导老师： 完成时间：2017-03-22 目录 一、概述 3 1、扩频通信的概念及特点 3 2、总体框图及设计要求 4 二、模块设计及仿真 5 1. 时钟模块 5 2. 数据产生模块 7 3. 卷积模块 10 4. 扩频模块 11 5. 极性变换与内插模块 13 6. FIR低通滤波模块 14 三、总体设计调试及结果的Matlab验证 14 四、实验中遇到的问题及解决方案 19 1. 发射模块输出第一帧的首位缺失，后面帧正常发射 19 2. 卷积码输出问题 19 3. 扩频PN码与卷积输出码的对齐问题 20 4. 毛刺和亚稳态问题 20 一、概述 1、扩频通信的概念及特点 定义 扩展频谱通信，简称扩频通信，是一种信息传输方式，其信号所占有的频带宽度远大于所传信息必需的最小带宽根据香农公式： C = W×Log2(1+S/N) 式中：C--信息的传输速率 S--有用信号功率 W--频带宽度 N--噪声功率 由式中可以看出： 为了提高信息的传输速率C，可以从两种途径实现，既加大带宽W或提高信噪比S/N。换句话说，当信号的传输速率C一定时，信号带宽W和信噪比S/N是可以互换的，即增加信号带宽可以降低对信噪比的要求，当带宽增加到一定程度，允许信噪比进一步降低，有用信号功率接近噪声功率甚至淹没在噪声之下也是可能的。扩频通信就是用宽带传输技术来换取信噪比上的好处，这就是扩频通信的基本思想和理论依据。 扩频方式 扩频系统包括以下几种扩频方式：直接序列扩频跳频扩频跳时扩频宽带线性调频直接序列扩频所谓直接序列扩频, 就是发端直接用具有高码率的扩频码序列对信息比特流进行调制, 从而扩展信号的频谱接收端 用与发送端相同的扩频码序列进行相关解扩, 把展宽的扩频信号恢复成原始信息。发射端将1用11000100110，而将0用00110010110去代替，这个过程就实现了扩频，接收把收到的序列是11000100110就恢复成1是00110010110就恢复成0，这就是解扩。信源速率就被提高了11倍信号完全淹没在噪声中，这样对其他同频段电台的接收不会形成干扰，信号也就不容易被发现，进一步检测出信号就更难，所以有非常高的隐蔽性，非常适合必威体育官网网址通信，特别适合应用于军事领域的通信①待发射信息采用循环读ROM的方式，ROM中存储固定的250bit信息。 ②卷积采用（2.1.7）码，卷积后速率翻倍（并串转换）。卷积编码生成多项式为；编码效率；约束长度。 ③扩频码采用KASAMI码，生成多项式为; ；m1和m2的初相（）：0101④内插0值 ，一个码片插7个0，速率变为32.64M。 ⑤成型滤波器采用16阶FIR低通滤波器 图2-1-1 系统方框图 二、模块设计及仿真 根据实验框图，可将本实验设计分成六个模块：时钟模块，数据产生模块，卷积模块，扩频模块，极性变换与内插模块，FIR低通滤波模块。所有的模块都采用全局rst_n(低电平有效)信号低脉冲清零方式，即当rst_n信号低电平有效，所有的计数器和输出全部清零，同时对部分寄存器置位。rst_n信号在仿真开始32.64m时钟周期的第一个周期内产生。 设计时采用逐级联调的方式，每设计好一个模块就进行级联仿真。各模块的详细设计及仿真如下： 1. 时钟模块 从实验框图可以看出，本实验总共需要用到32.64m、4.08m、16k和8k共四种频率的时钟信号，由于输入为32.64m时钟信号，所以需要分频输出另外三种频率信号。 我采用PLL，输入时钟为32.64m，输出为4.08m、16k和8k，IP核配置如下： Tools-Megawizard Plug-In Manager 图2-2-1 选择PLL核配置如下： 图2-2-2 配置输入时钟和运行模式（normal mode）： Normal mode下输入时钟和输出时钟保持边沿对其。 图2-2-3 配置输出时钟与输出使能： 图2-2-4 最后配置好后生成的例化程序如下： PLL PLL_inst ( .inclk0 ( inclk0_sig ), .c0 ( c0_sig ), .c1 ( c1_sig ), .c2 ( c2_sig ) ); 仿真如下 图2-2-5 时钟8K，16K对比（时序仿真） 图2-2-6 时钟4.08M和32.64M对比（时序仿真） （注：图中的时钟没有完全对其是因为时序仿真加了延时信息） 2. 数据产生模块 数据产生模块由rom地址产生模块和rom模块共