verilog辩论赛计时器.doc

  1. 1、本文档共9页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
verilog辩论赛计时器

Module bianlunsai(clk,led_seg,led_sel,k,hold,line,row,led_shan,reset); input clk,k,hold,reset;//k为拨码开关,hold是开始、暂停计时的开关 output[7:0]led_seg,led_sel,led_shan; output[15:0]line; output[7:0]row;//row是c点阵列选择 reg[15:0]line;//line是d点阵行选择 reg[7:0]row; wire f1; reg[0:7]led_seg; reg[7:0]led_sel; reg[7:0]led_shan; integer n,t,l,i; reg f2,h,zl,fl,f3; reg[3:0]Zs,Zs2,Zm,Fs,Fs2,Fm;//Zs表示正方的秒,Fs表示反方的秒,Zm表示正方的分,Fm表示正方的分 reg[7:0]a,b,c,d; reg[3:0]switch; good g(.clk(clk),.f1(f1));//模块的调用 always @(posedge clk) //分频模块 begin if(hold) begin n=n;end else begin if(n==9999999) begin n=0;f2=~f2;end else begin n=n+1;end end end always @(posedge clk) begin if(i==999999) begin i=0;f3=~f3;end else begin i=i+1;end end always@(posedge f2) begin if(reset) begin a=0; c=0; b=0; d=0; end else begin if(k) begin if(b=3) begin a=0;b=0;end else begin if(a=59) begin b=b+1;a=0; end else begin a=a+1;end end end else begin if(d=3) begin c=0;d=0;end else begin if(c=59) begin d=d+1;c=0; end else begin c=c+1;end end end end end always@(clk) begin Zm=b; Zs=a%10; Zs2=a/10; Fm=d; Fs=c%10; Fs2=c/10; end always@(posedge f2) begin if(a=50b=2) //当正方时间快用完信号来临时候,使点阵闪烁 begin zl=~zl; end if(c=50d=2) //当反方时间快用完信号来临时候,使点阵闪烁 begin fl=~fl; end end always @(posedge f1) begin case(switch) 0:begin case(Zs)// 4b0000: begin led_seg=8led_sel=8switch=b001;end 4b0001: begin led_seg=8led_sel=8switch=b001;end 4b0010: begin led_seg=8led_sel=8switch=b001;end 4b

文档评论(0)

153****9595 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档