补充：8086工作原理.pptVIP

计算机科学与技术学院 体系结构中心 1 8086/8088工作原理（补充材料） 计算机科学与技术学院 体系结构中心 2 内容提要 8086/88CPU 管脚定义 8086/88CPU 总线周期和操作时序 8086/88CPU 工作模式 8086/88CPU 存储器接口 计算机科学与技术学院 体系结构中心 3 1. 管脚定义 计算机科学与技术学院 体系结构中心 4 8086/88管脚描述 8086:16位微处理器， 16位外部数据总线 8088:16位微处理器， 8位外部数据总线 计算机科学与技术学院 体系结构中心 5 8086/88管脚功能（1） AD15-AD0 分时复用地址（ALE=1） /数据总线（ALE=0） A19/S6-A16/S3 20位地址线的高4位或状态线S6-S3 M/IO 标识地址线用作存储器地址还是IO地址 RD 读信号，低电平有效 WR 写信号，低电平有效 计算机科学与技术学院 体系结构中心 6 分时复用的概念 分时复用就是一个引脚在不同的时刻具有两个甚至多个作用 最常见的总线复用是数据和地址引脚复用 总线复用的目的是为了减少对外引脚个数 8088 /8086CPU的数据地址线采用了总线复用方法 计算机科学与技术学院 体系结构中心 7 8086/88管脚功能（2） ALE 地址锁存允许信号。高电平表示地址数据总线上传送的是地址 DT/R 数据发送/接收控制信号 DEN 数据允许信号 INTR 当为1且IF=1时，CPU准备进行中断服务。在当前指令执行完后INTA变为低电平以响应中断。 计算机科学与技术学院 体系结构中心 8 8086/88管脚功能（3） INTA 中断响应信号 NMI 非屏蔽中断信号。上升沿有效 CLK 主时钟信号。 8088的工作时钟为5MHz。 VCC 电源，+5V GND 地线，0V 计算机科学与技术学院 体系结构中心 9 8086/88管脚功能（4） MN/MX 工作模式选择信号 BHE 总线高字节有效。在读或写操作期间，使能数据总线的高8位 READY 准备好信号。用于在CPU的总线周期中插入等待状态。该信号由存储器或I/O设备产生。 RESET 复位信号。高电平持续4个时钟周期以上才有效。 计算机科学与技术学院 体系结构中心 10 8086/88管脚功能（5） TEST 测试信号。当CPU执行WAIT指令时，每5个CLK检测管脚，若为1，则等待；否则执行下一条指令。在使用协处理器8087时，通过引脚和WAIT指令，可使8088与8087的操作保持同步 HOLD 总线请求信号 HLDA 总线请求响应信号 RQ/GT1和RQ/GT0 在大模式下，用于请求/证实DMA操作 计算机科学与技术学院 体系结构中心 11 8086/88管脚功能（6） LOCK 总线锁定信号。由指令前缀激活。 QS1和QS0 队列状态信号。用于标识内部指令队列的状态。 计算机科学与技术学院 体系结构中心 12 8086/88管脚功能（7） S7，S6，S5，S4，S3，S2，S1，S0 S7为1，S6为0 S5等于IF S4和S3指示在当前总线周期哪一段正在被存取 计算机科学与技术学院 体系结构中心 13 8086/88管脚功能（8） S2、S1和S0指示当前总线周期的功能 计算机科学与技术学院 体系结构中心 14 2. 总线周期及时序 计算机科学与技术学院 体系结构中心 15 基本概念 时序（Timing）是指信号高低电平（有效或无效）变化及相互间的时间顺序关系。 总线周期是指CPU完成一次访问存储器（或I/O端口）的操作所需要的时间。 对于8086/88CPU，基本总线周期包括4个时钟周期（T1~T4）。这个时钟周期也称为T状态。 Ti是在两个总线周期之间插入的空闲时钟周期 计算机科学与技术学院 体系结构中心 16 8086/88的总线周期 存储器写总线周期 存储器读总线周期 I/O写总线周期 I/O读总线周期 中断响应周期 总线请求及响应周期 计算机科学与技术学院 体系结构中心 17 8086写总线周期 计算机科学与技术学院 体系结构中心 18 8086读总线周期 计算机科学与技术学院 体系结构中心 19 8086读操作时序（1） 主频：5Mhz 计算机科学与技术学院 体系结构中心 20 8086读操作时序（2） T1状态 8086把地址放在地址/数据总线上 ALE锁存地址，M/IO和DT/R指明存储器访问或I/O访问，确定数据传送方向。 T2状态 发出RD、WR和DE