VHDL课件3.pptVIP

第3章 VHDL语法基础 3.1 顺序语句 3.2 并发语句 3.1 顺序语句 信号代入语句 变量赋值语句 WAIT语句 IF语句 CASE语句 LOOP语句 NEXT语句 EXIT语句 RETURN语句 NULL语句 顺序语句具有如下特征: 顺序语句只能出现在进程或子程序中。 顺序语句描述的系统行为有时序流、控制流、条件分支和迭代算法等。 顺序语句用于定义进程、子程序等的算法。 顺序语句的功能有算术、逻辑运算;信号、变量的赋值;子程序调用等 。 3.1.1 IF语句 IF语句 IF语句 3.1.2 CASE语句 CASE语句中条件表达式的值可以有以下4种不同的表示形式： WHEN 条件表达式的值=顺序处理语句； WHEN 条件表达式的值 | 值 … | 值=顺序处理语句； WHEN 条件表达式的值 to 值=顺序处理语句； WHEN OTHERS=顺序处理语句； 3.1.3 LOOP语句 LOOP语句的书写格式一般有两种： LOOP语句 NEXT语句 在LOOP语句中，NEXT语句用于跳出 本次循环 。 EXIT语句 在LOOP语句中，用EXIT语句跳出并结束整个循环状态（而不是仅跳出本次循环），继续执行LOOP语句后继的语句。 3.1.4 信号代入语句 3.1.5 变量赋值语句 3.1.6 WAIT语句 3.1.7 RETURN语句 RETURN语句是一段子程序结束后，返回主程序的控制语句。 3.1.8 NULL语句 3.2 并行语句 并行语句结构是最具VHDL特色的。 在VHDL中，并行语句有多种语句格式，它们在结构体中的执行是同步进行的，或者说是并行运行的；其执行方式与书写顺序无关。 在执行中，并行语句之间可以有信息往来；也可以是互为独立、互不相关、异步运行（如多时钟情况）。但每一并行语句内部的语句运行方式可以不同，即有并行执行方式（如块语句）和顺序执行方式（如进程语句）。 3.2.1 信号代入语句 信号代入语句分3种类型： 并行信号代入语句 条件信号代入语句 选择信号代入语句 并行信号代入语句 并行信号代入语句实际上是一个缩写的进程。 并行信号代入语句在仿真时刻同时运行，它表征了各个独立器件的独立操作，从而真实地描述了实际硬件系统的工作情况。例如： a=b+c; d=e*f 并行信号代入语句可以仿真加法器、乘法器、除法器、比较器及各种逻辑电路的输出。因此，“=”的右面可以是算术运算表达式，也可以是逻辑运算表达式，或者是关系运算表达式。 条件信号代入语句 条件信号代入语句也是并发描述语句。 例3-9：设计xor_gate LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY xor_gate IS PORT(a,b: in std_logic; c: out std_logic); end xor_gate; ARCHITECTURE data_flow OF xor_gate IS BEGIN C = 0WHEN a=0AND b=0ELSE 1WHEN a=0AND b=1ELSE 1WHEN a=1AND b=0ELSE 0WHEN a=1AND b=1ELSE 0; END data_flow; 选择信号代入语句 ◆PROCESS语句是一种并发处理语句，在一个结构体中多个PROCESS语句可以同时并行运行。因此，PROCESS语句是VHDL中描述硬件系统并发行为的最常用、最基本的语句。 ◆ PROCESS语句的特点： 多个进程之间是并发执行的。 进程内部的所有语句都是顺序执行的。进程实际上是用顺序语句描述的一种进行过程，也就是说进程用于描述顺序事件，它提供了一种用算法(顺序语句)描述硬件行为的方法。 进程中必须包含一个显式的敏感信号表或者包含一个WAIT语句。 进程可存取结构体或实体所定义的信号。 进程之间的通信是通过信号量传递来实现的。 例3-12：利用进程语句设计半加器 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY half_adder IS PORT(a,b:in std_logic; sum,Carry :out std_logic); END half_adder; ARCHITECTURE behave OF half_adder IS BEGIN Pa