计算机硬件系统示例.ppt

计算机组成原理与汇编语言程序设计 第9章 计算机硬件系统示例 第9章 计算机硬件系统示例 第九章 计算机硬件系统示例 本章是系统级整机概念的具体体现，学生必须认真学习。但 本章不作为独立考核单元，而是与第七章结合起来。例如中 断和 DMA是必考的重要内容，第七章提供了基本概念，第 九章则提供了具体完整的过程描述。 第9章 计算机硬件系统示例 一、模型机系统组成与信号互连 1、模型机系统组成 系统总线连接系统各大部件（CPU、主存、接口－外设）传送标准信号。 接口实现速度匹配、信号转换等功能 接口1：磁盘适配卡（适配器与接口） 接口2：显示器适配卡（显示器控制器、接口） 第9章 计算机硬件系统示例 接口3：打印机适配卡（通用接口） 接口4：通信适配卡（接口、通信控制器） 连接外总线，与其它设备或网络之间通信 中断控制器：中断、判优、屏蔽、传送等 DMA控制器：DMA控制相关的逻辑（判优逻辑等）、地址计数器、交换量控制器 中断控制器不能掌握总线权，不发出控制命令。 DMA控制器可以掌握总线权，发出读/写命令，控制DMA传送。 组装： 主机板 CPU、主存、中断控制器、DMA控制器、键盘接口 接口板：外设接口 磁盘驱动器 主机机箱外：键盘、显示器、打印机 第9章 计算机硬件系统示例 2、系统总线的信号线 电源线：＋5V 1根，地线1根 地址线：A15～A0 16根，寻址空间64KB 数据线：D7～D0 8根 ，总线数据通路宽度8位 控制信号线：28根 （1）复位RESET：低电平有效。当接通电源，电源正常，按RESET键，使系统各部分进入正常的初始状态。 （2）时序信号 时钟CLOCK：作为同步定时信号。 附加同步ASCLOCK（外部产生此信号）：产生系统定时中断 就绪READY（接口或I/O接口产生）：表明主存或I/O接口已准备就绪。 （3）数据传送控制信号 存储器读MEMR 存储器写MEMW 控制对存储器读/写 I/O设备读IOR I/O设备写IOW 控制对接口寄存器读/写 第9章 计算机硬件系统示例 （4）中断控制信号 设备中断请求IREQ0～IREQ78根： IREQ0优先级最高，IREQ5优先级最低 IREQ0：系统定时中断请求 IREQ1：显示器中断请求 IREQ2：磁盘中断请求 IREQ3：外部通信中断请求 IREQ4：键盘中断请求 IREQ5：打印机中断请求 公共中断请求INTR： 中断控制器产生，送入CPU 中断响应INTA： 由CPU发出，送往中断控制器 （5）DMA控制信号（8根） DMA请求DREQ0～DREQ3 4根：（由I/O接口或主存产生，送入DMA控制器）（只用了前3根） 第9章 计算机硬件系统示例 DREQ0：动态刷新请求 DREQ1：磁盘DMA请求 DREQ2：外部通信DMA请求。 DMA批准DACK0～DACK3 4根： DMA控制器接管总线权后，发出DMA批准信号。由DMA控制器发出，分别送往主存与相应接口。 DACK0：送往主存 DACK1：送往磁盘适配器 DACK2：送往通信适配卡 （6）总线控制信号 总线请求HRQ：由DMA控制器产生，送入CPU。 总线批准HLDA：由CPU发出，送往DMA控制器。 3、CPU的信号线 第9章 计算机硬件系统示例 （1）输入信号（由系统总线?CPU） 电源、复位、附加同步、就绪、中断请求、总线请求 （2）输出信号 16位地址、时钟、存储器读、存储器写、I/O读、I/O写、中断响应、 总线批准 （3）输入/输出信号 8位数据 读时为输入信号，写时为输出信号。 4、主存的信号线 主存由动态RAM芯片（64K×1位/片）组成，按字节编址。模型机共9片，8片放数据，1片作为奇偶校验位。 第9章 计算机硬件系统示例 （1）输入信号 电源、16位地址（分两次送入存储芯片）、时钟、存储器读、存储器写、刷新批准。 （2）输出信号 动态刷新请求、就绪、DMA请求DMEQ0。 （3）输入/输出信号 8位数据（读时输入信号，写时为输出信号） 5、中断控制器的信号线 第9章 计算机硬件系统示例 （1）输入信号 8位地址A7~A0 I/O端口地址 A7~A0 中断控制器的