机电系--EDA实验指导书.docVIP

青岛理工大学 琴岛学院 EDA技术 实验指导手册 （第二版） 编者： 计算机工程系实验室 Narrow the distance between thought and action! 目录 目录 2 1.1 EDA实验系统的熟悉与使用（半加器） 1 1.2 层次结构的组合逻辑电路设计（一位全加器） 4 1.3 基于原理图输入方法的层次化设计 7 1.4 时序逻辑电路设计（十进制加法计数器） 9 1.5 计数器译码显示实验（7段数码管译码显示） 13 2 基于QuartusII的基本设计流程 18 2.1 建立工程及相关文件 19 2.2 编译前设置 26 2.3 全程编译 28 2.4 仿真 29 2.5 RTL电路观察（此项可以略过） 35 2.6 引脚锁定 37 2.7 程序下载 40 2.8 验证结果 41 3 原理图输入设计及层次结构设计方法 42 3.1 建立工程 42 3.2 绘制半加器原理图 46 3.3 半加器设置成为一个器件 47 3.4 绘制全加器原理图 48 4 实验报告 49 4.1 实验报告的书写要求： 49 4.2 实验报告的考核办法： 49 4.3 实验报告的上交方法 50 5 附录（Appendix） 51 5.1 关于设计文件的组织 51 EDA实验系统的熟悉与使用（半加器） 实验目的 熟悉实验箱。Altera公司EDA设计工具软件QuartusII.0安装情况。 掌握QuartusⅡ软件编辑、编译和仿真的方法。 熟悉QuartusII软件的设计流程。 实验内容 熟悉实验箱的结构与组成。学习QuartusII .0软件的安装，重要菜单命令含义。 动手操作掌握QuartusII .0软件设计流程实验仪器 实验箱并口延长线，JTAG延长线安装QuartusII 5.0软件的PC机。 图 1.11 半加器原理 参照“基于QuartusII的基本设计流程”建立一位半加器half_adder工程。半加器的HDL描述可以使用两种描述方法：1布尔方程描述；2真值表描述。 （1）布尔方程描述 （2）真值表描述 为了验证设计的正确性需要进行仿真。仿真时需要为输入信号添加时序波形。添加的波形要形象直观的，便于观测仿真结果。对于半加器的波形添加如下： 图 1.12仿真波形 实验步骤 实验前须认真阅读实验注意事项。 建立一位半加器half_adder工程。 仿真，画出仿真波形，使用RTL Viewer查看RTL级电路。 为设计的半加器分配引脚，并锁定。 实验连线：半加器的两个输入对应器件的管脚同两位拨码开关相连；两个输出对应的管脚同两位发光二极管相连。 将“.sof”文件下载到FPGA芯片，进行实际测试。 记录实验结果到实验报告。 注： 步骤2、3详细参看“基于QuartusII的基本设计流程2.1~2.5”。 步骤4、5、6、7详细参看“基于QuartusII的基本设计流程2.6~2.7” 注意事项 实验注意事项严禁带电插拔“JTAG”下载电缆！为了安全地使用下载电缆，防止损坏下载电缆中的器件和计算机主板的并口，应在实验箱断电的情况下，插入或拔出下载电缆。 其它注意事项： 实验开始前应检查实验箱是否正常。 有异常、器件缺失应立即报告。 记录实验箱信息（实验箱编号），确保下次使用时不混淆。 实验过程遵守实验纪律，禁止私自外出或做其它事情。 各组位置固定，实验结束本组负责整理实验箱，确保完好无损。 保存好实验记录、数据、工程设计文件等，以备后续实验使用。 实验报告 。。描述出一个完整的实验流程 实验目的 实验内容 在QuartusII 软件中使用输入设计并实现一个位全加器。实验仪器 实验箱并口延长线，JTAG延长线安装QuartusII 软件的PC机。 实验原理 1位全加器可以用两个半加器及一个或门连接而成，。先设计底层文件：半加器,再设计顶层文件全加器。 图 1.21 全加器原理 （1）半加器的设计（2）全加器的设计 图 1.22 全加器程序 注意事项实验注意事项 图 1.23添加半加器文件 下面为添加后的工程文件导航、全加器的结构层次。 实验步骤实验报告 。。思考题 参考全加器的设计思路设计出1位全减器。实验目的 实验内容 在QuartusII 软件中使用输入法设计并实现一个位全加器。实验仪器 实验箱并口延长线，JTAG延长线。安装QuartusII 5.0软件的PC机。 实验原理 —与非门、反相器、D触发器等）、宏功能元件（几乎包含了所有74系列器件）、以及类似IP核的参数设置的宏功能块LPM库。 因此我们可以直接使用基本元件库中的器件及自己定义的器件，通过画原理图的方法，方便快捷的实现一位全加器。 1位全加器可以用两个半加器及一个或门连接而成先设计底层文件：再设计