第6章_2 可编程DMA控制器8237A及习题.pptVIP

第6章 输入/输出 6.3 可编程DMA控制器8237DMAC 8237A的主要功能 1）四个独立的DMA通道。 2）每一个通道的DMA请求都可以分别允许和禁止。 3）每一通道的DMA请求有优先级管理。 4）每一通道一次传送的最大长度可达64K字节。 5）可在存储器与外设，存储器与存储器之间、进行传送。 6）有以下四种方式 (1)单字节传送方式； (2)数据块传送方式； (3)请求传送方式； (4)级连方式，可任意扩展通道数。 DACK0 DACK1 Vcc 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 READY 22 RESET 21 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 HLDA CS MEMR EOP DB4 DB3 A7 A6 A5 A4 A3 A2 A1 A0 CLK GND 8237 DACK2 DACK3 DB2 DB1 DB0 DB5 DB6 DB7 DREQ2 DREQ3 DREQ1 DREQ0 HRQ ADSTB AEN MEMW IOR IOW Note1 第6章 输入/输出 6.3 可编程DMA控制器8237DMAC 8237与CPU的接口 从控制器件：8237是8086的一个外围接口 A0~A3： 输入的地址，寻址内部寄存器 DB0~DB7： 数据输入缓冲，接受CPU的命令。 CLK： 时钟输入，确定8237的工作速率 A0~A3 DB0~DB7 IOR IOW CS 译码 IORC IOWC A1~A4 D0~A7 8086 CPU 8237 CLK CLK 片选信号，输入，低电平有效。由高位地址码（A4—A15）译码得到对8237的片选信号。主控状态时，被自动禁止为无效。 CS： 为输入线，CPU向8237发出的读命令。 IOR： 为输入线， CPU向8237发出的写命令，通道写入控制字或通道数据。 IOW： 第6章 输入/输出 6.3 可编程DMA控制器8237DMAC 主控制器件： A0~A3： 输出低4位地址A0~A3 DB0~DB7： 输出A8~A16高位地址，（由ADSTB选通进行锁存）存贮器到存贮器传送的数据缓冲器。 A4~A7： 输出16位存贮器地址的A4~A7位。 ADSTB: 地址选通信号，输出，高电平有效。 经DB0~DB7将高8位地址锁存在外部锁存器中。后经锁存器输出到地址总线的高8位（A8~A15） AEN： 地址充许输出信号，高电平有效。 使锁存器中锁存的高8位地址送到地址总线 使CPU的地址锁存器无效，封锁CPU总线 8237的DMA接口 第6章 输入/输出 6.3 可编程DMA控制器8237DMAC 主控制器件： 8237的DMA接口 读写存储器控制信号，三态输出，低电平有效。 MEMW MEMR： 当 MEMR 有效时， IOW 必然有效。 存贮器向外部设备传送数据 当 有效时， IOR 必然有效。 MEMW 外部设备向存贮器的传送数据 为输出线，8237向外部设备发出的读命令，可读取外部设备中的数据。 IOR： 为输出线，8237向外部设备发出的写命令，可向外部设备写入数据。 IOW： 第6章 输入/输出 6.3 可编程DMA控制器8237DMAC 主控制器件： READY: 准备好信号，输入，高电平有效。若存贮器或外部设备来不及完成读/写操作，可使READY无效，8237产生一个等待周期，直到READY有效为止。 RESET： 复位信号，输入，高电平有效。清除所有寄存器的内容，控制线浮空，禁 止DMA操作，复位后，必须重新初始化。 CS： 当8237处于主控状态时，被自动禁止为无效。 8237的DMA接口 DMA过程结束8237复位。低电平有效，双向。 输入：低电平强迫8237结束DMA操作。 输出：低电平作为DMA传送结束的标志。 EOP： 第6章 输入/输出 6.3 可编程DMA控制器8237DMAC DREQ0~DREQ3 DMA请求线，编程决定输入电平的极性。必须保到DACK应答为止。 请求传送方式下必须保持到DMA传送结束。 DACK0~DACK3 DMA响应线（应答信号线）由编程决定输入电平的极性。当CPU发出总线充许信号（如HLDA）后，输出到外设表示DMA操作开始。 HRQ（Hold Reguest） 总线请求信号，向CPU输出，高电平有效。当任一通道收到外部设备的DMA请求时，8237立即向CPU发出HRQ，表示要求使用总线。 HLDA（Hold Acknowledge） 总线响应信号