[工学]25_MCS-51单片机的存储器扩展.ppt

* 5、地址译码方式 扩展连接中考虑的问题 * MCS-51单片机扩展外部程序存储器和外部数据存储器 MCS-51对外部ROM和RAM的连接 p188 * 日历/时钟显示调整系统 8031应用系统设计实例 * 星号表示重点和难点 * MCS-51的系统扩展结构 扩展是通过系统总线进行的 * 外部总线扩展 锁存器 8031 8051 8751 PSEN RD WR P2 ALE P0 数据总线D0~D7 低8位地址总线A0~A7 高8位地址总线A8~A15 控制总线 外部总线扩展 （8031无程序存储器） * 1.控制总线的扩展 ALE?低8位地址的锁存控制信号； PSEN?扩展程序存储器（ROM）的选通； ? OE EA?内外程序存储器（ROM）的选择； RD和WR?扩展数据存储器（RAM）或I/O口的读选通和写选通 ? OE WE * (1)控制线的连接：即如何用CPU的存储器读写信号同存储器芯片的控制信号线连接，以实现对存储器的读写操作。[A]简单系统：CPU读写信号与存储器芯片的读写信号直接相连。[B]复杂系统：CPU读写信号和其它信号组合后与存储器芯片的读写信号直接相连。 CPU读信号最终和存储器的读信号相连，CPU写信号最终和存储器的写信号相连。 1.控制总线的扩展 * 位扩展(加大字长) [例] 用8个8K×1bit芯片组成8K×8bit的存储器。 … … A0 A13 … D0 D1 D2 D7 16K×1 CS CS CS CS WE WE WE WE 16K×1 D0 D1 D2 D7 2、数据总线的扩展（位扩展） * (2) 数据线的连接：若一个芯片内的存储单元是8位，则它自身就作为一组，其引脚D0～D7可以和系统数据总线D0～D7或D8～D15直接相连。若一组芯片(4个或8个)才能组成8位存储单元的结构，则组内不同芯片应与不同的数据总线相连。 6116 8051 D7 D0 I/O8 I/O1 2164(0) 8051 D7 D0 DIN(DOUT) 2164(6) DIN(DOUT) 2164(7) DIN(DOUT) D6 2、数据总线的扩展（位扩展） * 3、地址总线的扩展 地址线的连接： “片内地址线”的低位地址总线直接与存贮芯片的地址引脚相连； “片选地址线”的高位地址总线送入译码器或直接与片选端相连。 例如：对4K×8b的2732而言，片选地址线为A19～A12，片内地址线为A11～A0； 对2K×8b的6116而言，片选地址线为A19～A11，片内地址线为A10～A0。 * 硬件寻址 硬件寻址的方法是将地址总线分成两部分。 一部分直接送入芯片进行“片内地址译码”，确定片内单元的位置； 另一部分送入译码器进行“片选地址译码”产生片选信号。 * 地址锁存器74LS373功能框图 * 地址锁存器74LS373功能表 * 8031地址总线扩展电路 * 图5-21 8031对外部ROM的连接 * 例：8031的存储器扩展 * 1#芯片（ROM）可以存放65536（216）个二进制8位程序代码 2#芯片（RAM）可以存放65536 （216）个二进制8位实时数据 各有16条地址线（均为片内地址线）和8条数据线[only one 64K chip] 8031对片外存储器的连接原理（续） * 字扩展(扩大地址) CS WE CS WE CS WE CS WE 16K×4 16K×4 16K×4 16K×4 … A0 A13 … … … WE D0 D1 D2 D3 译码器 A14 A15 1 2 3 D0 ~ D3 D0 ~ D3 D0 ~ D3 D0 ~ D3 地址总线的扩展 * 地址译码 片选地址线：1、直接与存储器的CE相连； 2、经过地址译码器与CE相连； 3、悬空不用 （1）线选法：某根片选线直接与存储器的CE相连；其余悬空； （2）地址译码法：[A]全译码方式 片选地址线全部参加译码 [B]部分译码方式 片选地址线部分参加译码；其余悬空 * 　 在剩余的高位地址总线中，任选一位作为片选信号直接与存贮芯片的CS引脚相连，这种方式就称为线选法。其特点是无需译码器，但可能有较多的地址重叠区。该方法适用于存储器容量不大，所使用的存储芯片数量不多，而CPU寻址空间远远大于存储器容量。 （1） 1KB CS （2） 1KB CS （3） 1K