线性分组码的FPGA实现.doc

第一章 绪论 随着电子技术的快速发展，对通信系统功能的要求不断提高。基于同样的硬件环境，由软件来完成不同的通信功能的方式趋于成熟，通过改变程序可以很灵活地更改通信系统的功能和性能。于是，可编程高速器件如DSPARM、FPGA等成了现代通信系统的主要角色FPGA的结构灵活，其逻辑单元、可编程内部连线和I／O单元都可以由用户编程，可以实现任何逻辑功能，满足各种设计需求。其速度快，功耗低，通用性强，特别适用于复杂系统的设计。使用FPGA还可以实现动态配置、在线系统重构（可以在系统运行的不同时刻，按需要改变电路的功能，使系统具备多种空间相关或时间相关的任务）及硬件软化、软件硬化等功能。FPGA的基本特点主要有： 1）采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。 2）FPGA可做其它全定制或半定制ASIC电路的中试样片。 3）FPGA内部有丰富的触发器和I／O引脚。 4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。 5) FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。 可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。与传统的DSP或GPP相比，FPGA在某些信号处理任务中表现出非常强的性能，具有高吞吐率、架构和算法灵活、并行计算、分配存储以及动态配置等优势，因此能够解决设计者在通信领域尤其是无线通信方面需要一个高速通用硬件平台来实现并验证自己通信系统和相关算法的需求。 数字信号在传输中往往由于各种原因，使得在传送的数据流中产生误码，从而使接收端产生图象跳跃、不连续、出现马赛克等现象。所以通过信道编码这一环节，对数码流进行相应的处理，使系统具有一定的纠错能力和抗干扰能力，可极大地避免码流传送中误码的发生。误码的处理技术有纠错、交织、线性内插等。 　　提高数据传输效率，降低误码率是信道编码的任务。信道编码的本质是增加通信的可靠性。但信道编码会使有用的信息数据传输减少，信道编码的过程是在源数据码流中加插一些码元，从而达到在接收端进行判错和纠错的目的，这就是我们常常说的开销。这就好象我们运送一批玻璃杯一样，为了保证运送途中不出现打烂玻璃杯的情况，我们通常都用一些泡沫或海棉等物将玻璃杯包装起来，这种包装使玻璃杯所占的容积变大，原来一部车能装5000各玻璃杯的，包装后就只能装4000个了，显然包装的代价使运送玻璃杯的有效个数减少了。同样，在带宽固定的信道中，总的传送码率也是固定的，由于信道编码增加了数据量，其结果只能是以降低传送有用信息码率为代价了。将有用比特数除以总比特数就等于编码效率了，不同的编码方式，其编码效率有所不同。 “监督码元”后进行传输，这些加入的码元与原来的信层码序列之间存在着某种确定的约束关系。接收端按照既定的规则检验信息码元与监督码元之间的关系. 信道编码一般有下列要求：(1)增加尽可能少的数据率而可获得较强的检错和纠错能力，即编码效率高，抗干扰能力强；(2)对数字信号有良好的透明性，也即传输通道对于传输的数字信号内容没有任何限制；(3)传输信号的频谱特性与传输信道的通频带有最佳的匹配性；(4)编码信号内包含有正确的数据定时信息和帧同步信息，以便接收端准确地解码；(5)编码的数字信号具有适当的电平范围；(6)发生误码时，误码的扩散蔓延小。 2.1.1 差错控制编码的分类 差错控制编码有多种多样的分类方式： (1) 按功能分，有检错码、纠错码和纠删码； (2) 按校验关系分，有线性码和非线性码； (3) 按约束方式分，有分组码和卷积码； (4) 按可纠正错误的类型分，有纠正随机错误码和纠正突发错误码； (5) 按码元取值不同，分为二进制码和多进制码。 下是纠错码的各种类型: 1、RS编码 RS码即里德-所罗门码，它是能够纠正多个错误的纠错码2、卷积码 卷积码非常适用于纠正随机错误，但是，解码算法本身的特性却是：如果在解码过程中发生错误，解码器可能会导致突发性错误。3、Turbo码 1993 年诞生的Turbo 码，单片Turbo 码的编码/解码器，运行速率达40Mb/s。该芯片集成了一个32×32 交织器，其性能和传统的RS 外码和卷积内码的级联一样好。4、交织 在实际应用中，比特差错经常成串发生，这是由于持续时间较长的衰落谷点会影响到几个连续的比特，而信道编码仅在检测和校正单个差错和不太长的差错串时才最有效5、伪随机序列扰码 进行基带信号传输的缺点是其频谱会因数据出现连“1