[工学]基于IP核的ISE设计流程.pptVIP

ISE设计流程介绍--设计流程介绍 基于VHDL语言的ISE设计流程 --设计内容 该设计案例完成一个基本组合逻辑电路的设计，设计 内容包括： 1）工程的建立； 2）新文件的生成和代码的添加； 3）设计综合和查看综合结果； 4）设计仿真； 5）用户约束的添加和设计实现； 6）布局布线结果的查看； 7）设计下载到FPGA芯片 8）PROM文件的生成和下载到PROM中 基于IP核的ISE设计流程 --IP核概念介绍 IP（Intelligent Property）核是具有知识产权核的集成 电路芯核总称，是经过反复验证过的、具有特定功能的 宏模块，与芯片制造工艺无关，可以移植到不同的半导 体工艺中。 到了SOC阶段，IP核设计已成为ASIC电路设计公司 和FPGA提供商的重要任务，也是其实力体现。对于 FPGA开发软件，其提供的IP核越丰富，用户的设计就越 方便，其市场占用率就越高。目前，IP核已经变成系统 设计的基本单元，并作为独立设计成果被交换、转让和 销售。 基于IP核的ISE设计流程 --IP核概念介绍 从IP核的提供方式上，通常将其分为软核、硬核和固 核这3类。 从完成IP核所花费的成本来讲，硬核代价最大；从使 用灵活性来讲，软核的可复用使用性最高。 基于IP核的ISE设计流程 --IP核概念介绍（软核） 软核在EDA设计领域指的是综合之前的寄存器传输级 （RTL）模型； 具体在FPGA设计中指的是对电路的硬件语言描述，包 括逻辑描述、网表和帮助文档等。 软核只经过功能仿真，需要经过综合以及布局布线才 能使用。 其优点是灵活性高、可移植性强，允许用户自配置； 缺点是对模块的预测性较低，在后续设计中存在发生错误 的可能性，有一定的设计风险。 软核是IP核应用最广泛的形式。 基于IP核的ISE设计流程 --IP核概念介绍（固核） 固核在EDA设计领域指的是带有平面规划信息的网 表； 具体在FPGA设计中可以看做带有布局规划的软核， 通常以RTL代码和对应具体工艺网表的混合形式提供。 将RTL描述结合具体标准单元库进行综合优化设计，形 成门级网表，再通过布局布线工具即可使用。 和软核相比，固核的设计灵活性稍差，但在可靠性 上有较大提高。目前，固核也是IP核的主流形式之一。 基于IP核的ISE设计流程 --IP核概念介绍（硬核） 硬核在EDA设计领域指经过验证的设计版图；具体在 FPGA设计中指布局和工艺固定、经过前端和后端验证的 设计，设计人员不能对其修改。不能修改的原因有两个： 1）首先是系统设计对各个模块的时序要求很严格，不 允许打乱已有的物理版图； 2）其次是保护知识产权的要求，不允许设计人员对其 有任何改动。 IP硬核的不许修改特点使其复用有一定的困难，因此 只能用于某些特定应用，使用范围较窄。 基于IP核的ISE设计流程 --IP核概念介绍 最长见到的情况就是IP核的厂商从RTL级开始对IP进 行人工的优化。EDA的设计用户可以通过下面的几种途 径购买和使用IP模块： （1）IP模块的RTL代码； （2）未布局布线的网表级IP核； （3）布局布线后的网表级IP核。 基于IP核的ISE设计流程 --设计内容 该设计案例完成一个基于IP核乘法器的设计，设计 内容包括： 1）工程的建立； 2）IP核的配置和生成 3）顶层文件的建立和例化代码的添加； 4）设计综合和查看综合结果； 5）设计仿真； 基于IP核的ISE设计流程--创建工程 打开ISE软件，主界面下选择File-New Project… 基于IP核的ISE设计流程--创建工程 按下面的参数配置，点击“Next”按钮 基于IP核的ISE设计流程--创建工程 点击”Next”按钮。 基于IP核的ISE设计流程--创建工程 点击“Next”按钮 基于IP核的ISE设计流程--创建工程 点击”Finish”按钮 基于IP核的ISE设计流程--添加乘法器IP核 主菜单下选择Project-New Source… 基于IP核的ISE设计流程--添加乘法器IP核 展开Math Functions, 然后展开Multipl