电子系统设计实验报告二.docVIP

电子系统设计实验报告 键盘设计实验实验报告 姓 名 张巧玲 指导教师 贾立新 课 程 电子系统设计与实践 专业班级 自动化1004班 学 院 信息工程学院 设计题目 设计基于CPLD的编码式键盘接口，使其具有以下功能： 1将按键转换成二进制编码（键值）； 2具有消抖功能； 3键值数据端口采用三态输出，可以与单片机并行总线直接接口； 4键值有效时产生中断信号，单片机通过外部中断服务程序读取键值。 （1）在FPGA 内部设计4×4 编码式键盘接口，其功能是将16 个按键转化为4 位二进制编码（如按K0 键输出0000，K1 键0001，…，K15键1111），同时给出键有效信号，每次键有效时，产生由高到低的跳变。 （2）将键值和键有效次数通过LED 数码管显示。实验原理框图如图1-1 所示。 图1-1键盘设计实验原理框图 设计方案 顶层原理图如图1所示。该原理图由FREDIV模块、CNT4A模块、DECODE模块、ENCODE模块、CNT16A模块、REG4模块、KEYCOUNT模块和DISPLAYKEY模块构成。 掌握利用可编程逻辑器件设计编码式键盘接口的方法。 （1）4×4 编码式键盘接口设计原理可参考教材《电子系统设计与实践》（第2 版）第181 页8.5 节有关内容。 （2）实验板连接图如图 所示。KEYCLK来自LED模块的CLKIN，用短路块选择频率为2048Hz。 （3）FPGA管脚锁定参考表 图1编码式键盘实验连接图 FPGA I/O引脚分配表 （注意：其中分配使用的是键盘行输入信号以及键盘列扫描信号即X0-X3和Y0-Y3） 表1-4 LED模块管脚锁定表 （注意：AA0-AA6显示键值，CC0-CC6显示按键次数并检验防抖效果） 顶层原理图 详细设计与程序 主要模块用VHDL语言编写。 （1）分频器FREDIV：实验板可产生2048Hz的方波信号，对其进行二分频，产生频率为1KHz占空比为50%的方波信号。分频器FREDIV的设计： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY FREDIV IS PORT(clk:IN STD_LOGIC; co:OUT STD_LOGIC); END FREDIV; ARCHITECTURE one OF FREDIV IS SIGNAL q:STD_LOGIC_VECTOR(0 DOWNTO 0); BEGIN PROCESS(clk) BEGIN IF(clkevent and clk=1)THEN IF(q=1)THEN q=0; ELSE q=q+1; END IF; END IF; END PROCESS; co=q(0); END; （2）列扫描计数器CNT4A：具有使能控制的4位二进制加法计数器。列扫描计数器CNT4A的设计 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT4A IS PORT(clk:IN STD_LOGIC; en:IN STD_LOGIC; q:BUFFER STD_LOGIC_VECTOR(1DOWNTO 0)); END CNT4A; ARCHITECTURE one OF CNT4A IS BEGIN PROCESS(clk,en) BEGIN IF(clkevent and clk=1)THEN IF(en=1)THEN q=q+1; END IF; END IF; END PROCESS; END; （3）2-4译码器DECODE：用于产生键