三分钟可编程倒计时报警器课程设计精选.docVIP

电子课程设计 --三分钟可编程倒计时报警器 目 录 一、设计任务与要求 …………………………………2 二、总体框图 …………………………………………2 三、选择器件 …………………………………………3 四、功能模块……………………………………………4 1.预置数模块……………………………………………4 2.倒计时模块……………………………………………5 2.1 个位模块 ……………………………………5 2.2 十位模块 ……………………………………7 2.3 百位模块 ……………………………………9 3.报警模块 ……………………………………………10 4.数码显示模块………………………………………13 4.1分频器模块 …………………………………13 4.2数码管选择控制模块……………………………14 4.3 3_8译码器模块 ……………………………16 4.4 数码管段选模块………………………………17 五、总体设计电路图 …………………………………19 六、心得与总结 ……………………………………22 三分钟可编程倒计时报警器 设计任务与要求 设计任务：三分钟可编程倒计时报警器 设计要求：1.具有可编程及报时的功能，并能够随时显示计数结果。 2.设有外部操作开关，控制计数器实现直接置数、启动和清零等操作。 3.计数器可设置为0～3分钟（即180秒）内任意时段的倒计时。 4.计数器递减计数到零时，数码显示管不能灭灯，同时发出持续发光报警信号。 总体框图 预置数模块：在开启相应开关（setgw、setsw、setbw）后，通过来脉冲计数分别给个位十位百位预置数，使得在启动开关后从此数开始倒计时。 倒计时模块：在启动开关(clk)后，从预置的数开始倒计时，倒计到0时，倒计时结束，此时数码显示管持续不灭灯。另外，可在任意时刻通过控制摁钮实现清零。 报警模块：每倒计到整十秒时，发出一次报警。同时，当倒计时结束时会再次发出报警声，以及报警灯亮起。此时，可通过开关（shutalert）关闭报警灯，报警声，以停止报警。 数码显示模块：通过对输入信息的判断，选择在哪个数码管上显示哪个图形符号（即数字）。 倒计时模块 数码显示模块 报警模块 方案一：预置数部分，可以借助Quartus II提供的芯片（如：74LS192，74LS190，74LS160等）完成计数功能。倒计时部分，可以借助Quartus II提供的芯片（如：74LS192等）完成有借位的减法运算。但操作较为繁琐，涉及到的元器件较多，涉及到的问题可能会有芯片是否有所损坏使得设计结果不够理想。 方案二：完全用VHDL语言编写程序下指令，实验数据较为准确，设计结果较为理想，但思考量较大，思维过于复杂。 方案三：将完整的原理图按照功能需求分成几个不同模块，将各个部分在绘制原理图或者用VHDL语言编写程序后进行编译制成可供使用的模块，再借助各个模块绘制总的原理图。这样，总原理图清晰明了，各个模块的功能清晰，且设计结果较为理想。故选择此方案。 三、选择器件 EDA实验箱所使用到的芯片为Altera公司的Cyclone系列FPGA芯片EP1C12Q240C8N。外围接口电路为IO5与蜂鸣器接口相连，IO3与IO_CLK相连，IO9与一个红色发光二极管相连。LED灯处于高电平，所以给低电平LED灯亮；数码管共阴，给高电平数码管亮；数码管段选为低电平有效。实验板上的按键常处于高电平，按下为低电平。 四、功能模块 1.预置数模块。当遇到上升沿后输出将自动加1。若输出是9再遇到上升沿时将自动变为0。符号如右图。 相应程序如下： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity count is port( clk:in std_logic; co:out std_logic_vector(3 downto 0)); end entity count; architecture fun of count is signal count:std_logic_vector(3 downto 0); begin co=count; process(clk) begin if(clkevent and clk=1)then if(count=1001)then count=0000;