专用集成电路实验报告精选.docxVIP

专用集成电路实验报告班级：X学号：X29姓名：任鱼实验一跑马灯设计实验目的初步了解QUARTUS Ⅱ软件使用方法和Verilog HDL输入的全过程。初步熟悉实验系统的使用。掌握基本的设计思路，软件环境参数配置，仿真，管脚分配，利用JTAG/AS进行下载的基本操作；实验要求使LED成流水的方式，在不同的状态中间进行转换，本设计中主要是让LED显示灯按照一定时间间断来显示，通过这样的间隔来使LED按流水方式显示并循环。实验用到的软件和器件软件：QuartusII软件硬件：实验开发板，计算机实验原理module renyu#(parameter max_length=8)(input clk,rst,output reg[max_length-1:0]led_out);always@(posedge clk,posedge rst)if(rst)led_out={max_length{1b0}};elseif(led_out=={max_length{1b1}})led_out={max_length{1b0}};elseled_out={1b1,led_out[max_length-1:1]};endmodule实验步骤创建工程，选择目标芯片，设置合适的参数，编写设计程序并编译。2. 编译无误后进行时序仿真，仿真无误后管脚锁定。管脚锁定图如下：3 .将程序下载至EP1C6+EPCS1 试验箱，观察实验结果。实验现象与结果实验二七人表决器设计一、实验目的1、熟悉Verilog HDL的编程。熟悉组合逻辑电路设计方法，熟悉七人表决器的工作原理。进一步熟悉实验系统的硬件结构。二、实验要求所谓表决器就是对于一个行为，由多个人投票，如果同意的票数过半，就认为此行为可行；否则如果否决的票数过半，则认为此行为无效。七人表决器顾名思义就是由七个人来投票，当同意的票数大于或者等于4时，则认为同意；反之，当否决的票数大于或者等于4时，则认为不同意。实验中用7个拨动开关来表示七个人，当对应的拨动开关输入为‘1’时，表示此人同意；否则若拨动开关输入为‘0’，则表示此人反对。表决的结果用一个LED表示，若表决的结果为同意，则LED 被点亮；否则，如果表决的结果为反对，则LED 不会被点亮。同时，数码管上显示通过的票数。三、实验用到的软件和器件软件：QuartusII软件硬件：实验开发板，计算机实验原理实验步骤实验现象与结果实验三矩阵键盘显示电路的设计一、实验目的1、了解普通4×4键盘扫描的原理。2、进一步加深七段码管显示过程的理解。3、了解对输入/输出端口的定义方法。二、实验内容本实验要求完成的任务是通过编程实现对4X4矩阵键盘按下键的键值的读取，并在数码管上完成一定功能（如移动等）的显示。按键盘的定义，按下“*”键则在数码管是显示“E”键值。按下“#”键在数码管上显示“F”键值。其它的键则按键盘上的标识进行显示。三、实验用到的软件和器件软件：QuartusII软件硬件：实验开发板，计算机本实验箱上的4X4矩阵键盘的电路原理如图1所示。与FPGA的管脚连接如表1所示。图1 4X4矩阵键盘电路原理图表1 4X4矩阵键与FPGA的管脚连接表信号名称对应 FPGA 管脚名说明KEY-C0B8矩阵键盘的第 1 列选择KEY-C1A9矩阵键盘的第 2 列选择KEY-C2B9矩阵键盘的第 3 列选择KEY-C3E5矩阵键盘的第 4 列选择KEY-R0B6矩阵键盘的第 1 行选择KEY-R1A7矩阵键盘的第 2 行选择KEY-R2B7矩阵键盘的第 3 行选择KEY-R3A8矩阵键盘的第 4 行选择实验原理Module key(clk, reset,row, col, key_value );input clk,reset; input [3:0] row;output [3:0] col;output [3:0] key_value;reg [3:0] col;reg [3:0] key_value;reg [5:0] count;//delay_20msreg [2:0] state; //状态标志reg key_flag; //按键标志位reg clk_500khz; //500KHZ时钟信号reg [3:0] col_reg; //寄存扫描列值reg [3:0] row_reg; //寄存扫描行值always @(posedge clk or negedge reset)if(!reset) begin clk_500khz=0; count=0; endelsebeginif(count=50) begin clk_500khz=~clk_500khz;count=0;endelse count=count+1;endalways @(posedge c